胡 磊,金海鷹
(海軍91245部隊(duì)50分隊(duì) 遼寧 葫蘆島 125001)
在非相參雷達(dá)測(cè)試系統(tǒng)中,頻率合成技術(shù)是其中的關(guān)鍵技術(shù)之一,它要求在一個(gè)很寬的頻率范圍內(nèi)以快捷的速度,提供大量的高精度、高分辨率、高穩(wěn)定度的頻率信號(hào)。頻率合成的主要方法有直接頻率合成、鎖相頻率合成(PLL)和數(shù)字直接頻率合成(DDS)[1]。PLL雖然有鎖定頻率高、帶寬寬以及頻譜質(zhì)量好等優(yōu)點(diǎn),但是存在置頻時(shí)間長(zhǎng)、分辨率較低等缺點(diǎn)。DDS有頻率分辨率高、頻率轉(zhuǎn)換時(shí)間快、輸出相位噪聲低等優(yōu)良特性,但其輸出頻率低、雜散性能較差,這些因素又限制了它們的使用。如果把兩者結(jié)合起來(lái),取長(zhǎng)補(bǔ)短,則可以獲得更高的頻率分辨率、更快的信號(hào)建立時(shí)間、低相噪和寬輸出頻率范圍等性能。
經(jīng)PLL倍頻,故具有較低的相位噪聲和較好的雜散性能,但此方案需要濾除混頻器產(chǎn)生的多余分量,影響環(huán)路參數(shù),致使設(shè)計(jì)電路復(fù)雜,硬件調(diào)試周期長(zhǎng)。而前者硬件結(jié)構(gòu)簡(jiǎn)單易實(shí)現(xiàn),系統(tǒng)穩(wěn)定性高。
本方案采用DDS激勵(lì)PLL的方式對(duì)X波段頻率合成器進(jìn)行設(shè)計(jì)。系統(tǒng)原理圖如圖1所示。
圖1 頻率合成器原理框圖
Fig.1 Frequency synthesizer principle diagram
常用的DDS+PLL組合有DDS激勵(lì)PLL和DDS內(nèi)插PLL 2種方式[2]。無(wú)論采用哪種組合方式,都可以獲得高分辨率、快速轉(zhuǎn)換、較寬頻率范圍的輸出頻率。但在頻率雜散性能、頻率建立時(shí)間和電路復(fù)雜程度等方面,兩種組合特點(diǎn)各有不同。在PLL內(nèi)插DDS的組合方案中,雖然DDS輸出不
PLL由數(shù)字鑒相器、高精度電荷泵、可編程參考分頻器R、可編程A,B計(jì)數(shù)器以及雙模分頻器(P/P+1)組成。當(dāng)PLL鎖定時(shí),頻率合成器及VCO輸出頻率為:
式 (3)中K為DDS的頻率控制字,M為相位累加器字長(zhǎng),fCLK為DDS的內(nèi)部工作頻率。因此(1)式可以寫為DDS的輸出頻率受頻率控制字K控制,且
本設(shè)計(jì)用于實(shí)現(xiàn)X波段低相噪鎖相頻率源,其中心頻率為 9.4 GHz,帶寬為 800 MHz,頻率分辨率為 100 kHz,相位噪聲要求為-80 dBc/Hz@10 kHz,由(1)式知VCO的輸出頻率為4.5~4.9 GHz。 鑒于以上考慮,本方案采用 DDS 芯片 AD9910和鎖相芯片ADF4106對(duì)硬件電路進(jìn)行了設(shè)計(jì)。
AD9910是ADI公司推出的一款直接數(shù)字頻率合成器(DDS)芯片[3],與其他高速DDS器件相比,它集成 14位數(shù)/模轉(zhuǎn)換器(DAC),可以形成數(shù)字可編程、高頻模擬輸出的頻率合成器,能夠產(chǎn)生頻率高400MHz的正弦波形[3]。這款DDS使用32位累加器,可提供快速調(diào)頻和頻率調(diào)節(jié)分辨率。其采樣率為1GSPS,調(diào)節(jié)分辨率為0.23 Hz。該DDS也支持快速的相位和幅度切換,具有PLLREFCLK乘法器。
AD9910可通過(guò)串行I/O端口設(shè)置內(nèi)部控制寄存器內(nèi)容,其內(nèi)部包含靜態(tài)RAM(1 024字×32位RAM)以支持多種頻率、相位和幅度調(diào)制。AD9910也支持用戶定義、數(shù)字控制的線性掃描工作模式。
為了獲得更高級(jí)的調(diào)制功能,其集成了高速并行數(shù)據(jù)輸入端口以支持直接頻率、相位、幅度或極性調(diào)制。AD9910可應(yīng)用于捷變本振頻率合成、快速跳頻和雷達(dá)線性調(diào)頻源中。
AD9910的電源電壓為 1.8 V和 3.3 V,功率消耗為 715~850mW,具有軟件和硬件控制的低功耗模式,低功耗模式的功耗為 19~25 mW。其 DAC輸出相位噪聲為<-125 dBc/Hz@1 kHz,可進(jìn)行25Mb/s寫速度串行I/O控制。AD9910的內(nèi)部結(jié)構(gòu)框圖如圖2所示。
圖2 AD9910內(nèi)部結(jié)構(gòu)框圖Fig.2 Internal structure of AD9910
ADF4106是美國(guó)ADI公司生產(chǎn)的高性能鎖相頻率合成芯片,主要由數(shù)字鑒相器、電荷泵、R分頻器、A,B計(jì)數(shù)器及雙模前置P/P+1分頻器等組成。數(shù)字鑒相器對(duì)R計(jì)數(shù)器與N計(jì)數(shù)器的輸出信號(hào)進(jìn)行相位比較,得到一個(gè)誤差電壓。14bit可編程參考R分頻器對(duì)外部晶振分頻后得到參考頻率。該器件可以通過(guò)可編程6位A計(jì)數(shù)器、13位B計(jì)數(shù)器及雙模前置分頻器(P/P+1)來(lái)共同完成主分頻比N(N=BP+A)。因此,設(shè)計(jì)時(shí)只需外加環(huán)路濾波器,并選擇合適的參考值,即可獲得穩(wěn)定的頻率輸出。該器件的主要特點(diǎn)[4]如下:1)該合成器的輸出頻率為 0.5~6 GHz;2)工作電壓:2.7~3.3 V;3)最高鑒相輸入 104MHz, 具有 4 組可編程雙模分頻器 8/9,16/19,32/33,64/65;4)編程控制采用 3 線串行接口;5)能夠進(jìn)行模擬和數(shù)字鎖定檢測(cè);6)具有良好的相位噪聲參數(shù)。
在鎖相環(huán)頻率合成器中,環(huán)路濾波器的主要作用是濾除PLL輸出誤差電壓中的高頻分量以保證環(huán)路的穩(wěn)定性,以改善環(huán)路跟蹤性能和噪聲性能[5]。在環(huán)路帶寬內(nèi),鑒相器強(qiáng)迫VCO跟蹤參考頻率,將參考振蕩器的相位噪聲映射到 VCO上。 這一過(guò)程受到鑒相器噪聲基底的支配,因?yàn)殍b相器噪聲基底通常比參考振蕩器的相位噪聲高。由于補(bǔ)償頻率高于環(huán)路帶寬 ,環(huán)路就不能很好地跟蹤參考頻率,總的相位噪聲等于VCO的相位噪聲,因此要將環(huán)路帶寬設(shè)置在鑒相器噪聲基底與VCO自由振蕩時(shí)相位噪聲的交叉點(diǎn)上。過(guò)寬的環(huán)路帶寬雖然能縮短鎖定時(shí)間,但同時(shí)也會(huì)引入?yún)⒖茧s散;過(guò)窄則正好相反。因此需要在鎖定時(shí)間和參考雜散之間作折衷考慮。通常環(huán)路濾波器的帶寬應(yīng)為鑒相器鑒相頻率的 1/10,同時(shí)為了避免環(huán)路不穩(wěn)定 ,環(huán)路帶寬不應(yīng)超過(guò)鑒相頻率的1/5。本設(shè)計(jì)中采用三階無(wú)源積分濾波器,濾波器各參數(shù)由軟件ADIsimPLL計(jì)算可得。PLL和環(huán)路濾波器如圖3所示。
圖3 PLL和環(huán)路濾波電路Fig.3 PLL and loop filter circuit
本文利用FPGA對(duì)DDS芯片的串口控制寄存器直接進(jìn)行送數(shù)操作以及對(duì)相關(guān)管腳的配置來(lái)實(shí)現(xiàn)對(duì)該DDS芯片的控制。
AD9910在串行通信模式下,對(duì)芯片管腳讀寫操作時(shí)序關(guān)系如圖4所示,在片選信號(hào)CS低電平時(shí)開(kāi)始對(duì)串口寄存器進(jìn)行讀寫操作。指令周期中的8位數(shù)據(jù)的第一位為讀寫控制位,后7位表示為寄存器地址。數(shù)據(jù)周期緊接指令周期之后,送完數(shù)據(jù)后再將片選信號(hào)置位。注意輸入的數(shù)據(jù)暫時(shí)存在寄存器的緩存器中,還需要IO_UPDATA(59腳)上升沿脈沖觸發(fā)后才有效。同時(shí),在設(shè)置IO_UPDATA時(shí)確保脈寬大于一個(gè)周期的內(nèi)部信號(hào)SYNC_CLK。
圖4 AD9910串口讀寫時(shí)序Fig.4 Serial reading and writing time sequence of AD9910
頻率合成器的相位噪聲主要由4部分組成:VCO固有的相位噪聲;鑒相器、環(huán)路濾波器、分頻器的相位噪聲;參考頻率的相位噪聲以及VCO輸出經(jīng)二倍頻后引起的相噪惡化值[5]。其中環(huán)路分頻比N對(duì)環(huán)路帶寬內(nèi)的輸出相位噪聲影響最大,即在環(huán)路帶通內(nèi),輸出相位噪聲要惡化20logNdB。在環(huán)路帶寬外的相位噪聲主要由VCO,而VCO的相位噪聲一般都比較理想,能滿足工程需要。VCO輸出經(jīng)二倍頻后引起的相噪惡化值為。在將VCO的特性理想化的情況下,則整個(gè)環(huán)路的相位噪聲可近似為:
式(5)中PNPLL是鎖相環(huán)的相位噪聲基數(shù),它是由鎖相電路本身引起的,對(duì)于確定的鎖相環(huán)和參考頻率它是一常數(shù),鎖相芯片ADF4106的相位噪聲基PNPLL為-219 dBc/Hz,式(5)中 fPFD=fDDS/R,N=fVCO/fPFD=BP+A,因此(5)式可以寫為:
當(dāng)頻率合成器輸出為中心頻率 9.4 GHz時(shí),fVCO為4.7 GHz,通過(guò)改變頻率控制字 K 使 fDDS為 47 MHz,取 R=1,則頻率合成器的相位噪聲為:
圖5為通過(guò)軟件ADIsimPLL計(jì)算得到的相位噪聲曲線。由該曲線可知,在偏離載頻10 kHz時(shí),相位噪聲約為-95 dBc/Hz,在偏離載頻1MHz時(shí),相位噪聲約為-96 dBc/Hz,由此表明該頻率合成器具有很好的相位噪聲指標(biāo),可以滿足設(shè)計(jì)要求。
圖5 相位噪聲曲線Fig.5 Phase noise curve
捕獲時(shí)間是在一定的頻率容限內(nèi)由從一個(gè)特定頻率躍變到另一特定頻率所用的時(shí)間。跳變量通常由鎖相環(huán)頻段內(nèi)的最大跳變決定。DDS激勵(lì)PLL時(shí),頻率合成器的捕獲時(shí)間主要由PLL的決定[6]。當(dāng)鑒相器工作在較高的頻率上時(shí),相位比較也將以較高的速度進(jìn)行,從而鎖相環(huán)將更快鎖定。另外,由于鎖相頻率較高,環(huán)路帶寬也將增大,這也會(huì)縮短捕獲時(shí)間。當(dāng)鎖定頻率為4.7 GHz時(shí)的捕獲時(shí)間如圖6所示。由圖4知,經(jīng)2 ms后PLL可將頻率鎖定在 4.7 GHz上,由此表明該頻率合成器具有較短的捕獲時(shí)間。
圖6 頻率捕獲時(shí)間Fig.6 Frequency time of the capture
根據(jù)以上的設(shè)計(jì)方案,現(xiàn)已研制出樣機(jī)。經(jīng)Agilent公司的頻譜儀E4407B測(cè)試,得知該頻率合成器的性能參數(shù)主要有:
輸出頻率范圍:9~9.8 GHz
相位噪聲:≦-80 dBc/Hz@10 kHz
分辨率:100 kHz
輸出功率:≧5 dBm
圖7為頻率合成器輸出為9.4 GHz時(shí)的頻譜,圖8為其相位噪聲曲線。
圖7 實(shí)測(cè)頻譜圖Fig.7 Measured spectrum charts
圖8 實(shí)測(cè)相位噪聲曲線Fig.8 Measured phase noise curve
由圖7可知,當(dāng)輸出為9.4 GHz時(shí),實(shí)際輸出頻率與之相差1 kHz,表明該頻率合成器輸出精度高;由圖8可知,當(dāng)在偏離載頻10 kHz處,相位噪聲達(dá)-95.32 dBc/Hz,與理論分析基本吻合,從而證明該頻率合成器設(shè)計(jì)是正確合理的。
本文采用ADI公司的AD9910和ADF4106設(shè)計(jì)了一個(gè)倍頻式DDS激勵(lì)PLL的X波段頻率合成器[8],既利用了PLL的高鑒相頻率以保證快的轉(zhuǎn)換速度,又利用DDS保證高的頻率分辨率,既解決高頻率轉(zhuǎn)換速度和高頻率分辨率之間的矛盾,又保證了整個(gè)頻率合成器的相位噪聲。經(jīng)測(cè)試表明,該頻率合成器能產(chǎn)生低相噪、高分辨率、高穩(wěn)定度的X波段信號(hào),是一種較新的、實(shí)用的頻率合成器,具有較好的工程應(yīng)用價(jià)值。目前,該頻率合成器已經(jīng)成功的應(yīng)用在某X波段非相參雷達(dá)測(cè)試設(shè)備中,并且可以很好的滿足系統(tǒng)的要求。
[1]謝澤會(huì),王延峰.王俊杰.基于DDS和PLL的C波段的信號(hào)源的設(shè)計(jì)[J].現(xiàn)代電子技術(shù),2007(18):19-20.XIE Ze-hui,WANG Yan-feng,WANG Jun-jie.The design of C-Band signal source based on DDSand PLL[J].Themodern Electronic Technology,2007(18):19-20.
[2]費(fèi)元春,蘇廣川.寬帶雷達(dá)信號(hào)產(chǎn)生技術(shù)[M].北京:國(guó)防工業(yè)出版社,2002.
[3]Analog Device Inc.AD9910 Datasheet[S].2007.
[4]Analog Device Inc.ADF4106 Datasheet[S].2005.
[5]熊建林.基于AD9858的鎖相環(huán)頻率合成器電路的設(shè)計(jì)與實(shí)現(xiàn)[J].通信對(duì)抗,2005(3):43-44.
XIONG Jian-lin.The design and implementation of phase lock loop frequency synthesizerbased on AD9858[J].Communication Against,2005(3):43-44.
[6]Curtin M,O’Brien P.Phase-Locked Loops for High-Frequency Receivers and Transmitters[EB/OL].(1999).http://203.92.211.101/uploadedn/Blog/2009/3/31/1c2a6e51-1126-4d1f-a344-9aa6344e1173.pdf.
[7]雷振亞.射頻/微波電路導(dǎo)論[M].西安:西安電子工業(yè)出版社,2005.
[8]陶長(zhǎng)亞.寬帶低相噪高分辨率頻率合成器設(shè)計(jì)[J].電子科技,2012(4):65-67.
TAO Chang-ya.Design of wideband frequency synthesizer with low phase noise and high resolution [J].Electronic Science and Technology,2012(4):65-67.