基于FPGA的SPWM路燈節(jié)能系統(tǒng)的設(shè)計(jì)

李雪莉，周 亮，韓義江

(泰山學(xué)院物理與電子工程學(xué)院，山東泰安 271021)

面對地球生態(tài)環(huán)境日益惡化、資源日益短缺的現(xiàn)實(shí)，當(dāng)今世界各國政府采取了很多政策和措施，大力扶持和發(fā)展節(jié)能環(huán)保產(chǎn)業(yè).據(jù)統(tǒng)計(jì)，照明消耗約占整個(gè)電力消耗的20%左右，降低照明用電是節(jié)省能源的重要途徑.

根據(jù)人類視覺對光線適應(yīng)的理論，人眼對亮度的感覺與光強(qiáng)的關(guān)系不是線性關(guān)系，而是一種對數(shù)關(guān)系，大體是光強(qiáng)降低10%，而人的視覺感覺僅降低1%，因此適當(dāng)降低光強(qiáng)并不影響人的視覺;從道路照明的需求來分析，從黃昏到凌晨，我國城市中道路上人流量和車流量會(huì)隨時(shí)間而逐漸地降低，因此照明的需求也會(huì)逐漸降低，而零點(diǎn)左右會(huì)顯著降低，所以如果道路照明強(qiáng)度能夠隨著人流量的降低適當(dāng)降低，就能節(jié)約一部分電能.就目前來看，由于在夜晚用電低谷時(shí)段，供電電壓升高，路燈照明系統(tǒng)消耗的電能反而更高.所以在夜間適當(dāng)控制照明用電的電壓是節(jié)約電能的有效方法.本文所設(shè)計(jì)的控制系統(tǒng)是根據(jù)人的視覺特點(diǎn)，使用FPGA芯片設(shè)計(jì)一個(gè)SPWM波生成器，驅(qū)動(dòng)IGBT逆變器，使其輸出電壓以一個(gè)較小的步進(jìn)值緩慢降低，直至最低工作電壓工作，達(dá)到降低功耗的目的，其關(guān)鍵部分是SPWM部分的設(shè)計(jì).

采用正弦波調(diào)制三角載波的方法可以產(chǎn)生SPWM脈沖，三角載波、正弦調(diào)制波和比較邏輯等采用DSP技術(shù)實(shí)現(xiàn)，實(shí)現(xiàn)原理如圖1所示.

1 工作原理

SPWM調(diào)制的基本思想是PWM波形的脈沖寬度按正弦規(guī)律變化，這樣可以抑制IGBT輸出電壓中的低次諧波分量，使輸出電壓為含有高頻調(diào)制信號的近似正弦的交變電壓.其原理如圖2所示.

正統(tǒng)波的形成應(yīng)用DDS技術(shù)，DDS是直接數(shù)字式頻率合成器，與傳統(tǒng)的頻率合成器相比，它具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn).DDS基本原理如圖3所示，首先對一個(gè)周期的正弦波做1024點(diǎn)離散采樣，采樣信息按時(shí)間順序存儲(chǔ)到FPGA的ROM中，形成一個(gè)正弦值表，正弦波中0～2π的每一個(gè)相位點(diǎn)對應(yīng)著正弦值表中的一個(gè)值.DDS的主要部分是相位累加器，由一個(gè)N位相位寄存器和一個(gè)累加器組成，其中頻率控制字決定DDS輸出正弦波的頻率，相位控制字決定DDS輸出正弦波的相位，每輸入一個(gè)時(shí)鐘脈沖，相位寄存器的值增加一個(gè)步長值，將相位寄存器的值與相位控制字的值相加，可以得到正弦值表的存儲(chǔ)地址，相位累加器的值為線性相位相加，當(dāng)相位累加器加滿時(shí)會(huì)溢出清零，完成了正弦值表的一個(gè)取值周期，使用正弦值表可以很容易的把輸入的地址信息轉(zhuǎn)換成正弦波幅度信號，正弦信號經(jīng)過數(shù)模轉(zhuǎn)換和低通濾波后，得到頻譜純凈的正弦波.

令fout為輸出信號對應(yīng)的頻率，θ為正弦信號的相位，每個(gè)時(shí)鐘周期的相位增量用量化值B△θ表示，DDS的輸出正弦波頻率為

用VHDL編程生成頻率可調(diào)的三角波，頻率為正弦波的N倍，在VHDL編程中用可逆計(jì)數(shù)器對系統(tǒng)時(shí)鐘進(jìn)行計(jì)數(shù).計(jì)數(shù)器進(jìn)行加法，從0加到255，然后進(jìn)行減法從255到0，從而得到三角波波形.三角波峰的峰值為255.在VHDL語言中對上述過程作一個(gè)循環(huán)，就可以得到一個(gè)完整的三角波波形.

產(chǎn)生三角波的VHDL程序如下:

三角波Quartus II9.0和Model Sim聯(lián)合仿真波形如圖4所示.

圖4 三角波ModelSim仿真波形

產(chǎn)生的三角波與同一時(shí)刻的正弦波使用比較控制電路做幅值比較，形成一路SPWM序列信號(xl，xh)，用于控制電路的上下橋臂的開關(guān).理論上，這兩路信號是完全互補(bǔ)的.然而，由于功率器件開通和關(guān)斷時(shí)間不完全相等，一般器件的關(guān)斷時(shí)間實(shí)際上要比導(dǎo)通時(shí)間長.因此，為了保護(hù)IGBT，設(shè)計(jì)了死區(qū)模塊，以確保相應(yīng)的開關(guān)管適時(shí)截止，防止上下橋臂同時(shí)導(dǎo)通而燒毀器件，給上下橋臂功率器件提供一個(gè)脈沖延時(shí).

脈沖延時(shí)是通過上升沿實(shí)現(xiàn)的，延時(shí)時(shí)間的實(shí)現(xiàn)主要通過一個(gè)10位的加減計(jì)數(shù)器來實(shí)現(xiàn).設(shè)死區(qū)時(shí)間為max，延時(shí)計(jì)數(shù)器計(jì)數(shù)規(guī)則如下:

(1)當(dāng)輸入為0時(shí)，若計(jì)數(shù)值等于0，則計(jì)數(shù)值保持不變;否則，作減1計(jì)數(shù);

(2)當(dāng)輸入為1時(shí)，若計(jì)數(shù)值等于max，則計(jì)數(shù)值保持不變;否則，作加1計(jì)數(shù);

(3)當(dāng)輸入為1且死區(qū)計(jì)數(shù)器數(shù)值為max時(shí)，xl=0，xh=1，上橋臂導(dǎo)通;

(4)當(dāng)輸入為0且死區(qū)計(jì)數(shù)器數(shù)值為0時(shí)，xl=l，xh=0，下橋臂導(dǎo)通;

(5)當(dāng)死區(qū)計(jì)數(shù)器數(shù)值在0～max之間時(shí)，xl=0，xh=0，上下橋臂均截止，形成死區(qū).

2 仿真結(jié)果

根據(jù)需要，設(shè)置時(shí)鐘、分頻、死區(qū)時(shí)間等的值.對設(shè)計(jì)進(jìn)行仿真，設(shè)定三角波頻率和正弦波頻率，得到的三相六路SPWM波形，三相彼此相位互差應(yīng)為120°.仿真結(jié)果如圖5所示，從圖中可以看到，系統(tǒng)輸出的三相SPWM波形彼此之間的相位差為120°，能夠保證六路數(shù)據(jù)嚴(yán)格按照相位相互滯后的順序輸出，達(dá)到了本設(shè)計(jì)的預(yù)期目的.

3 結(jié)束語

本設(shè)計(jì)使用高速、易編程的FPGA器件，應(yīng)用DDS技術(shù)，完成了一個(gè)SPWM控制器，用硬件描述語言以及圖形輸入完成了整個(gè)功能模塊的全部設(shè)計(jì)工作，為SPWM波形生成提供了一條快速實(shí)現(xiàn)的途徑.本設(shè)計(jì)不僅可用于路燈的節(jié)能方面，如果改變輸入時(shí)鐘的頻率以及相應(yīng)的載波頻率，以此電路為核心，配合相應(yīng)的外部保護(hù)電路與其它邏輯控制電路，可以應(yīng)用于其他逆變系統(tǒng)中.

圖5 仿真結(jié)果

［1］潘松，黃繼業(yè).EDA技術(shù)使用教程(第三版)［M］.北京:科學(xué)出版社，2006.

［2］羅朝霞，高書莉.CPLD/FPGA設(shè)計(jì)及應(yīng)用(第一版)［M］.北京:人民郵電出版社，2007.

［3］姜宇柏.MAX+PLUS和Quartus II應(yīng)用與開發(fā)與技巧(第一版)［M］.北京:機(jī)械工業(yè)出版社，2007.

［4］鄭亞民，董曉舟.可編程邏輯器件開發(fā)軟件QUARTUS II［M］.北京:國防工業(yè)出版社，2006.

［5］張慶玲，楊勇.FPGA原理與實(shí)踐［M］.北京:北京航空航天大學(xué)出版社，2006.

［6］王兆安，劉進(jìn)軍.電力電子技術(shù)(第五版)［M］.西安:機(jī)械工業(yè)出版社，2009.

［7］黃云，楊尊先.基于FPGA的SPWM變頻系統(tǒng)設(shè)計(jì)［J］.現(xiàn)代電子技術(shù)，2010(1):180－182.