一種軟件電臺的基帶處理架構(gòu)及頻偏估計設(shè)計

韋照川，盧洪榮，歐陽寧，孫希延

（桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林 541004）

1 系統(tǒng)硬件方案

軟件無線電技術(shù)基于通用的可編程硬件平臺，把盡可能多的通信功能用軟件來實現(xiàn)，從而使系統(tǒng)的改進(jìn)和升級都非常方便，容易實現(xiàn)不同通信系統(tǒng)之間的兼容。文獻(xiàn)[1-2]對軟件無線電的一些特點和具體應(yīng)用做了介紹。本文以FPGA+DSP+ARM為核心，F(xiàn)PGA適用于并行處理，速度快，功耗低，但是不適合復(fù)雜算法。DSP可編程能力強，在數(shù)字信號處理方面具有較大優(yōu)勢且程序設(shè)計相對于FPGA容易?；趯Y源和運算速度等綜合考慮，采用FPGA完成數(shù)字變頻、位同步和符號同步，DSP完成載波同步、均衡和解調(diào)等處理。ARM實現(xiàn)人機界面和總體控制。圖1是軟件無線電臺的基帶信號處理板的系統(tǒng)框圖，由FPGA實現(xiàn)與A/D，D/A變換器的接口。

圖1 硬件系統(tǒng)框圖

ARM采用恩智浦公司基于ARM7TDMI-S的內(nèi)核微處理器LPC2478；FPGA采用Altera公司的CycloneIII系列EP3C40Q240C8N；DSP采用TI公司的TMS320C6000系列TMS320C6713B浮點處理器。TMS320C6713B主頻最高達(dá)300 MHz，有8個并行處理單元，峰值指令速度（即浮點運算次數(shù)）為2.4×109，外接一個語音芯片AIC23B實現(xiàn)語音采集和回放的功能。ARM，F(xiàn)PGA，DSP相互之間通過EMIF接口連接，F(xiàn)PGA還連接DSP的GPIO6和GPIO7管腳，發(fā)送定時脈沖作為EDMA通道的同步事件，實現(xiàn)數(shù)據(jù)傳輸。

2 DSP軟件架構(gòu)

DSP基帶信號處理的流程如圖2所示，由3個中斷服務(wù)程序共同完成基帶信號處理。McBSP1的發(fā)送中斷（XINT1）服務(wù)程序完成音頻數(shù)據(jù)的采集和解調(diào)后數(shù)據(jù)的回放；EDMA通道6傳輸完成中斷服務(wù)程序發(fā)送端的基帶信號處理，包括調(diào)制和幀形成；EDMA通道7傳輸完成中斷服務(wù)程序接收端的基帶信號處理，包括頻偏估計、自適應(yīng)均衡和解調(diào)。McBSP1發(fā)送中斷的優(yōu)先級比另外2個EDMA傳輸完成中斷的優(yōu)先級低。

2.1 數(shù)據(jù)幀結(jié)構(gòu)

圖2 DSP軟件流程圖

AIC23B采樣速率設(shè)置為8 kHz，碼元寬度為125 μs。不同的調(diào)制方式有不同的幀長度，BPSK調(diào)制方式幀長度為33.75 ms；QPSK調(diào)制方式幀長度為67.5 ms；16QAM調(diào)制方式幀長度為135 ms。幀數(shù)據(jù)的前14個是幀同步信號，用作信號到達(dá)檢測和頻偏估計。2個用作調(diào)制類型選擇，則I，Q兩路共有16種方式可選，用來通知接收端下一幀采用的調(diào)制類型；14個作為頻點和地址選擇，用來通知接收端下一幀的調(diào)制頻點，I，Q兩路共有28位；240個有效數(shù)據(jù)，但數(shù)據(jù)長度根據(jù)需要可擴(kuò)展。圖3為BPSK調(diào)制方式幀結(jié)構(gòu)。

2.2 發(fā)、收端基帶信號處理

發(fā)送端發(fā)送幀同步信號為（1，1，1，0，1，0，0，1，1，1，0，1，0，0），I，Q兩路相同。音頻數(shù)據(jù)的采集和回放在McBSP1發(fā)送中斷服務(wù)程序中完成。當(dāng)XINT1到來時，AIC23B的A/D以8 kHz的采樣速率采集音頻數(shù)據(jù)。每次采集數(shù)據(jù)為32位，為了減輕接收端數(shù)據(jù)處理壓力，在發(fā)送端只發(fā)送左聲道的8位數(shù)據(jù)。將8位整形數(shù)據(jù)保存于一維數(shù)組，數(shù)組的大小由調(diào)制方式?jīng)Q定。BPSK調(diào)制時，數(shù)組大小為30；QPSK調(diào)制時，數(shù)組大小為60；16QAM調(diào)制時，數(shù)組大小為120。XINT1中斷一次，計數(shù)器加1，當(dāng)計數(shù)器達(dá)到30，60或120時，計數(shù)器歸0，重新開始計數(shù)。與此同時，將接收端緩沖區(qū)解調(diào)好的數(shù)據(jù)通過McB?SP1的DXR寄存器傳輸?shù)紸IC23B的D/A轉(zhuǎn)換器進(jìn)行聲音回放。

在EDMA通道6傳輸完成中斷服務(wù)程序?qū)崿F(xiàn)調(diào)制和幀形成。將AIC23B采集的每幀信源數(shù)據(jù)先進(jìn)行調(diào)制，然后按照圖3的幀結(jié)構(gòu)保存在乒乓緩存數(shù)組中，再將所有發(fā)送數(shù)據(jù)進(jìn)行滿量程映射。最后將數(shù)據(jù)通過EDMA通道6傳給FPGA，在FPGA中完成成型濾波、內(nèi)插和上變頻，將信號傳送給D/A變換器。

接收端需要進(jìn)行大量運算，比如頻偏估計、自適應(yīng)均衡和解調(diào)，需要消耗比較多的運算資源，也采用EDMA通道傳輸數(shù)據(jù)。當(dāng)外部中斷7同步事件觸發(fā)時，F(xiàn)PGA通過EDMA通道7將基帶數(shù)據(jù)傳輸給DSP，傳輸完一幀數(shù)據(jù)后產(chǎn)生一個CPU中斷，在中斷服務(wù)程序中完成基帶信號的頻偏估計、均衡和解調(diào)等處理。

3 頻偏估計與糾正

因為頻偏估計與糾正在通信系統(tǒng)中起著關(guān)鍵作用，所以著重介紹頻偏估計原理與實現(xiàn)方法，文獻(xiàn)[3-5]介紹幾種頻偏糾正方法，本文中因為在FPGA中已經(jīng)完成位同步，在DSP中要完成頻偏估計，相位同步這里不作介紹，可以由后端的均衡器實現(xiàn)。

3.1 頻偏估計原理

本文采用發(fā)送導(dǎo)頻信息的數(shù)據(jù)輔助估算法并結(jié)合反正切算法來估算頻偏，并對頻偏進(jìn)行糾正軟件無線電的各種通信信號采用正交調(diào)制的方法來完成，為了保證解調(diào)順利進(jìn)行，在每一幀數(shù)據(jù)前插入導(dǎo)頻信息。導(dǎo)頻信息既可以用作信號到達(dá)檢測，也可以用作頻偏估計。在每一幀數(shù)據(jù)的幀頭插入間隔為Dist的導(dǎo)頻信息（Pn序列）

由于在傳輸過程中存在初始相位和固定頻偏，所以接收端接收到的信號為

式中：φ是載波相位，Δf為載波的頻偏，Ts為FPGA傳輸給DSP的基帶碼元速率。因此

式中：?表示復(fù)數(shù)取共軛。所以

式中：arg[·]表示取復(fù)數(shù)的輻角。由式（5）可知，要求解頻偏，關(guān)鍵是求解接收序列的互相關(guān)。假設(shè)復(fù)數(shù)序列為A={α1,α2,…,αN}和B={β1,β2,…,βN}，則A和B的互相關(guān)（Corr）定義為

式中：αnr，αni，βnr和 βni分別為αn以及 βn的實部和虛部。一個復(fù)數(shù)的共軛乘法為

根據(jù)式（6）和式（7）可以求解出復(fù)數(shù)序列A和B的互相關(guān)。由偽隨機序列的特性可知

3.2 具體實現(xiàn)

頻偏估計按照3.1節(jié)所示原理設(shè)計，由式（5）可知，頻偏估算范圍和Dist，Ts有關(guān)，在Ts確定的情況下，Dist與頻偏估算范圍成反比。實際仿真測試發(fā)現(xiàn)，Dist還與頻偏估計的精確度成正比，因此頻偏估算范圍和精確度是成反比的，那么可以采用2個步驟來解決這個問題。接收到第一幀數(shù)據(jù)時，將這一幀數(shù)據(jù)的前14個幀頭數(shù)據(jù)用作粗頻偏估計，得到的頻偏通過DSP發(fā)送給FPGA，讓FP?GA通過計算改變DDS的頻率控制字，使頻偏得到大致的糾正；在后續(xù)幀數(shù)據(jù)的頻偏估計中采用相鄰兩幀幀頭的前7個數(shù)據(jù)作為頻偏估計的數(shù)據(jù)，使頻偏得到精確估計，同時也將每次得到的頻偏送到FPGA的DDS，通過DDS的調(diào)整，消除剩余的頻偏。

以BPSK調(diào)制方式為例，接收到的碼元速率是72 kbit/s，在給定信噪比的情況下對頻偏進(jìn)行估計，數(shù)據(jù)如表1所示。其中f1表示采用同一幀的14個幀頭作為頻偏估計的數(shù)據(jù)所得到的頻偏估計值，即Dist。Δf1為剩余頻偏。f2是對Δf1采用精細(xì)頻偏估計所得的估計值，即Dist=270。Δf2是最后的剩余頻偏。從表1中可以看出，采用同一幀的14個幀頭作為頻偏估計的估算數(shù)據(jù)，在頻偏較小時，估計相對誤差比較大，采用相鄰兩幀的前7個幀頭數(shù)據(jù)作為頻偏的估算數(shù)據(jù)，估計誤差比較小。

表1 頻偏估計值

4 小結(jié)

最后整個系統(tǒng)包括DSP模塊、FPGA數(shù)字變頻模塊、A/D和D/A模塊進(jìn)行閉環(huán)聯(lián)調(diào)，AIC23B通過線輸入采集音頻數(shù)據(jù)，調(diào)制后傳輸?shù)紽PGA完成上變頻，數(shù)字中頻為10 MHz；經(jīng)過D/A，A/D變換然后進(jìn)行下變頻到基帶，這里加入了適當(dāng)頻偏，接著將基帶數(shù)據(jù)送到DSP解調(diào)并進(jìn)行回放，通過耳機聽回放后的效果。在實驗室范圍內(nèi)進(jìn)行簡單的主觀評價測試，其語音質(zhì)量平均MOS分可達(dá)優(yōu)[6]，證明系統(tǒng)設(shè)計正確。

[1] TUTTLEBEE W H W.Software-defined radio：facets of a developing technology[J].IEEETrans.PersonalCommunications，1999，6（2）：38-44.

[2] 謝印慶.軟件無線電中GMSK與QPSK調(diào)制解調(diào)及其TMS320C6711 DSP實現(xiàn)的研究[D].太原：太原理工大學(xué)，2006.

[3] 鄭大春，項海格.一種全數(shù)字化載波頻偏估計器算法[J].電子學(xué)報，1999，27（1）：78-80.

[4] 儲士平，張邦寧，郭道省，等.一種適合軟件無線電的載波相位和頻差估計算法[J].北京理工大學(xué)學(xué)報，2005,25（5）：443-446.

[5] 方紹，謝顯中.基于DVB-T的OFDM頻偏估計算法及DSP實現(xiàn)[J].電視技術(shù)，2011，35（3）：5-8.

[6]MOS語音質(zhì)量評測指標(biāo)的介紹[EB/OL].[2010-12-25].http：//wenku.baidu.com/view/a4edc25f804d2b160b4ec0c3.html.