數(shù)字化短波發(fā)射機(jī)功率反饋控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

崔浩貴,高 俊,屈曉旭

(海軍工程大學(xué)電子工程學(xué)院,武漢 430033)

1 引 言

隨著微電子技術(shù)的發(fā)展,以及數(shù)字信號(hào)處理器(DSP)和FPGA性能的提升,傳統(tǒng)的短波發(fā)射機(jī)正在朝著數(shù)字化方向發(fā)展。短波發(fā)射機(jī)的數(shù)字化能顯著提高設(shè)備的小型化、集成化和通用化,并能有效降低生產(chǎn)成本。在實(shí)際中,短波發(fā)射機(jī)的功放輸出功率并不穩(wěn)定:一方面,由于溫度、電流等因素的影響,當(dāng)短波發(fā)射機(jī)功放的輸出端通過天線調(diào)諧器連接天線時(shí),要防止因反向功率過大而損壞天線調(diào)諧器和功放;另一方面,短波發(fā)射機(jī)發(fā)射的射頻頻段為2～30MHz,約有15倍頻程,短波功放在不同頻點(diǎn)上的輸出功率并不平坦[1]。在短波發(fā)射機(jī)的使用過程中,保持發(fā)射機(jī)發(fā)射功率的穩(wěn)定性具有重要意義,尤其是在信道探測(cè)等特殊場(chǎng)合中。

為此,本文設(shè)計(jì)了一種功率反饋控制系統(tǒng),該系統(tǒng)通過在功放輸出端采樣射頻信號(hào)進(jìn)行功率的反饋控制,能保護(hù)發(fā)射機(jī)并保證其輸出功率的穩(wěn)定性。

2 功率反饋控制系統(tǒng)的總體設(shè)計(jì)

數(shù)字化短波發(fā)射機(jī)功率反饋控制系統(tǒng)的總體設(shè)計(jì)框圖如圖1所示。

圖1 功率反饋控制系統(tǒng)總體設(shè)計(jì)框圖Fig.1 The design block diagram of power feedback control system

圖1中從音頻信號(hào)輸入到天線輸出部分是短波發(fā)射機(jī)的發(fā)射通路,音頻信號(hào)通過A/D采樣調(diào)制濾波、AGC、插值濾波、數(shù)字上變頻、D/A等模塊之后,再經(jīng)過功放,最后通過天線發(fā)射出去。在發(fā)射通路中,增益控制系數(shù)β通過與基帶信號(hào)相乘控制發(fā)射機(jī)的發(fā)射功率,β的值由DSP計(jì)算得到。

圖中虛線框部分為功率反饋控制系統(tǒng),主要由功率檢測(cè)單元和DSP單元組成,功率檢測(cè)單元實(shí)現(xiàn)功率采樣,DSP單元主要功能是功率計(jì)算和增益控制系數(shù)的計(jì)算。

3 功率檢測(cè)單元設(shè)計(jì)

功率檢測(cè)單元的主要功能是在功放輸出端采樣正向功率和反向功率,進(jìn)行頻譜搬移和降低數(shù)據(jù)采樣率,最后將采樣率較低的正向功率和反向功率的I、Q值傳給DSP單元。功率檢測(cè)單元主要由射頻A/D采樣模塊、數(shù)字下變頻模塊和抽取濾波模塊組成,通過A/D芯片和FPGA電路實(shí)現(xiàn),功率檢測(cè)單元的設(shè)計(jì)框圖如圖2所示。

圖2 功率檢測(cè)單元的設(shè)計(jì)框圖Fig.2 The design block diagram of power detection unit

3.1 射頻A/D采樣

從發(fā)射機(jī)功放輸出端耦合回來的正向功率和反向功率都是發(fā)射機(jī)發(fā)射的射頻信號(hào),短波發(fā)射機(jī)射頻頻率為2～30MHz,所以對(duì)A/D器件的采樣速度有較高的要求,本系統(tǒng)采用的射頻 A/D芯片為AD9233,AD9233的采樣率設(shè)計(jì)為100MHz。

3.2 數(shù)字下變頻

AD9233采樣到射頻信號(hào)后將進(jìn)入數(shù)字下變頻模塊進(jìn)行頻譜搬移,將信號(hào)頻譜從短波射頻頻率搬移到基帶上。圖3是數(shù)字下變頻的原理框圖[2],數(shù)字下變頻NCO的頻率字由DSP給出,由于在發(fā)射機(jī)發(fā)射通路中數(shù)字上變頻的頻率字也是由DSP給出,這樣就保證了上變頻的頻率和下變頻頻率的一致性,從而實(shí)現(xiàn)準(zhǔn)確的頻譜搬移。

圖3 數(shù)字下變頻原理框圖Fig.3 Block diagram of DDC

本系統(tǒng)中數(shù)字下變頻模塊由FPGA完成,采用NCO IP核產(chǎn)生離散的正弦波,NCO的頻率字由DSP給出,NCO的頻率字計(jì)算如下:

式中,fc為頻率字,f0為頻率,fclk=100MHz。

3.3 抽取濾波

經(jīng)下變頻模塊出來的I、Q數(shù)據(jù)的采樣速率仍然為100MHz,為了能將此數(shù)據(jù)送入DSP處理,必須先對(duì)數(shù)據(jù)進(jìn)行降采樣處理。抽取濾波器的作用是降低數(shù)據(jù)采樣率的同時(shí)濾除帶外的雜波分量,該模塊如圖4所示。

圖4 抽取濾波器Fig.4 Decimation filter

本系統(tǒng)的抽取濾波模塊采用CIC抽取濾波器和FIR抽取濾波器級(jí)聯(lián)的方法實(shí)現(xiàn),CIC抽取濾波器實(shí)現(xiàn)256倍抽取濾波,FIR濾波器實(shí)現(xiàn)8倍的抽取濾波,最終將數(shù)據(jù)的采樣率從100MHz降到48.8kHz后送到DSP進(jìn)行下一級(jí)的處理。

CIC抽取濾波器的零極點(diǎn)相消,只需要用加法器、積分器和寄存器就能實(shí)現(xiàn),不需要乘法,在高速抽取中非常有效[3]。CIC濾波器由積分部分和梳狀濾波部分組成,CIC抽取濾波器由FPGA通過IP核實(shí)現(xiàn)。本設(shè)計(jì)中,CIC濾波器抽取256倍,將采樣率從100MHz降到390.625kHz。

FIR抽取濾波器抽取8倍,將采樣率降到48.8kHz后將數(shù)據(jù)傳給DSP進(jìn)行下一步的處理,FIR濾波器采用分布式算法[4]。分布式算法可以減小硬件規(guī)模,提高電路的執(zhí)行速度。FIR抽取濾波器也在FPGA中用IP核實(shí)現(xiàn)。

4 DSP單元算法設(shè)計(jì)

4.1 功率計(jì)算

駐波比是常用的射頻技術(shù)參數(shù),是衡量天饋效率的重要指標(biāo),當(dāng)發(fā)射機(jī)與天線完全匹配時(shí),兩者的電阻分量相同,感抗分量相互抵消,此時(shí)反向功率為0,駐波比為1,即當(dāng)駐波比等于1時(shí),發(fā)射機(jī)的能量能最有效地傳到天線上去。在實(shí)際中駐波比并不時(shí)時(shí)都為1,因此要根據(jù)駐波比控制發(fā)射機(jī)的發(fā)射功率,防止功放因反向功率過大而燒壞,在駐波比較大時(shí)要對(duì)電路重新調(diào)諧。

DSP在接收到功率檢測(cè)單元送來的速率為48.8kHz的I、Q數(shù)據(jù)之后,首先要將此I、Q數(shù)據(jù)計(jì)算成功率的電平值,功率的電平值的計(jì)算公式為

式中,m表示功率的電平值。

計(jì)算得到的正向功率電平值mf和反向功率電平值mr用于增益控制單元的輸入信號(hào)和電壓駐波比的計(jì)算。電壓駐波比的計(jì)算公式為[5]

DSP功率計(jì)算單元主要實(shí)現(xiàn)駐波比和正、反向功率的計(jì)算,DSP功率計(jì)算的算法流程如圖5所示。

圖5 DSP功率計(jì)算算法Fig.5 Power calculation in DSP

4.2 增益控制

DSP增益控制模塊能實(shí)時(shí)地根據(jù)功率計(jì)算單元得到的駐波比和正、反向功率電平值調(diào)節(jié)功放的輸出,以防止因反向功率過大而損壞天線調(diào)諧器和功放,保持發(fā)射機(jī)發(fā)射功率的穩(wěn)定性。增益控制模塊通過改變?cè)鲆婵刂葡禂?shù) β來實(shí)現(xiàn)對(duì)發(fā)射機(jī)發(fā)射功率的控制。

在增益控制算法中,首先要根據(jù)駐波比的大小進(jìn)行增益控制,防止因反向功率過大而燒壞功放;其次,為了使功放的輸出穩(wěn)定在期望值,還要根據(jù)正向功率值進(jìn)行增益控制。假設(shè)通過駐波比增益控制得到的系數(shù)為α,通過正向功率增益控制得到的系數(shù)為 γ,最后DSP輸出給發(fā)射機(jī)發(fā)射通路的增益控制系數(shù)β為這兩項(xiàng)的乘積,即:

4.2.1 駐波比增益控制

在實(shí)際控制過程中,當(dāng)正向功率較大時(shí),若反向功率也較大,表示此時(shí)功放和天線調(diào)諧失調(diào),應(yīng)迅速降低增益,使功放輸出幅度減小;若反向功率較小則適當(dāng)降低增益值。當(dāng)正向功率較小時(shí),若反向功率較大,則保持增益值不變;若反向功率較小,則逐漸提高增益值,使功放輸出幅度恢復(fù)到理想值。

駐波比增益控制算法在駐波比較大時(shí)降低功放的輸出幅度,駐波比對(duì)應(yīng)的增益值算法如圖6所示。

圖6 駐波比對(duì)應(yīng)的增益值算法Fig.6 Gain calculation corresponding to standing wave ratio

DSP中的駐波比增益控制程序流程如圖7所示。

圖7 駐波比增益控制程序流程Fig.7 Processing flow chart of gain control to standing wave ratio

4.2.2 正向功率增益控制

為了保持短波發(fā)射機(jī)發(fā)射功率的恒定,在根據(jù)駐波比調(diào)節(jié)發(fā)射機(jī)增益之后,還要根據(jù)正向功率的電壓值來調(diào)整發(fā)射機(jī)增益。假設(shè)當(dāng)發(fā)射機(jī)發(fā)射功率為1 kW時(shí)對(duì)應(yīng)的正向功率對(duì)數(shù)形式的理想值為mi,將發(fā)射端反饋的正向功率mf轉(zhuǎn)換成對(duì)數(shù)值mfdB,定義mf與理想值mi的差值mΔ為

通過比較采樣回來的正向功率值mfdB和理想值mi的差值mΔ的大小,可以得到正向功率的增益控制系數(shù) γ,當(dāng)差值mΔ過大時(shí),表示功放的輸出過大,要減小 γ,γ的減小過程是漸進(jìn)的,需要計(jì)時(shí)器來實(shí)現(xiàn);當(dāng)差值mΔ過小時(shí),表示功放的輸出過小,要增大 γ;當(dāng)差值mΔ在合理范圍內(nèi)時(shí),無需調(diào)整γ。根據(jù)反饋的正向功率值進(jìn)行增益控制得到增益因子 γ的程序流程如圖8所示。

圖8 正向功率增益調(diào)整流程圖Fig.8 Gain adjusting flow chart by the forward power

5 結(jié)束語

本文設(shè)計(jì)和實(shí)現(xiàn)了數(shù)字化短波發(fā)射機(jī)的功率反饋控制系統(tǒng),詳細(xì)分析了功率反饋控制系統(tǒng)中各模塊的信號(hào)流程和算法。功率反饋控制系統(tǒng)在功放輸出端直接采樣射頻信號(hào)[6],通過FPGA和DSP來實(shí)現(xiàn),易于移植,可以用于不同的數(shù)字化短波電臺(tái)。

本文設(shè)計(jì)的功率反饋控制系統(tǒng)在國(guó)內(nèi)某廠生產(chǎn)的數(shù)字化短波發(fā)射機(jī)上進(jìn)行了試驗(yàn),實(shí)測(cè)結(jié)果表明該系統(tǒng)能使功放的輸出功率穩(wěn)定在期望值的±0.25dB范圍內(nèi),并且能有效防止因功率過沖燒毀功放。功率反饋控制系統(tǒng)提升了數(shù)字化短波發(fā)射機(jī)的性能,在保護(hù)功放的同時(shí)保證了發(fā)射機(jī)發(fā)射功率的穩(wěn)定性,是數(shù)字化短波發(fā)射機(jī)的必要組成部分。

[1] 龍劍飛,曹燕,寧更新.基于零中頻的短波發(fā)射機(jī)DSP單元的設(shè)計(jì)與研究[J].科學(xué)技術(shù)與工程,2009,9(7):1706-1711.LONG Jian-fei,CAO Yan,NING Geng-xin.Design of High Frequency Transmitters DSP Unit Basedon Zero-intermediate Frequency Technology[J].Science Technology and Engineering,2009,9(7):1706-1711.(in Chinese)

[2] Girau G,Martina M,Molino A,et al.FPGA digital down converter IP for SDR terminals[C]//Proceeding of the Thirty-Sixth Asilomar Conference on Signals,Systems and Computers.Pacific Groove,USA:IEEE,2002:1010-1014.

[3] Jovanovic Dolecek,Mitra S K.Simple method for compensation of CIC decimation filter[J].Electronics Letters,2008,44(19):1162-1163.

[4] 陳亦歐,李廣軍.采用分布式算法的高速FIR濾波器ASIC設(shè)計(jì)[J].微電子學(xué),2007,37(1):144-146.CHEN Yi-ou,LI Guang-jun.Design of a High Speed FIR Filter ASIC Using Distributed Arithmetic[J].Microelectronics,2007,37(1):144-146.(in Chinese)

[5] Carbonini L,Manara A.A procedure to evaluate the output VSWR of high power amplifier[C]//Proceeding of1998 IEEE International Symposium on Electromagnetic Compatibility.Gaithersburg,USA:IEEE,1998:241-244.

[6] 李忠琦,凌翔,胡劍浩.軟件無線電構(gòu)架研究[J].電信科學(xué),2007(7):73-78.LI Zhong-qi,LING Xiang,HU Jian-hao.Introduction of the Ar chitecture of Software Radio[J].Telecommunications Science,2007(7):73-78.(in Chinese)