埋容在高速傳輸板卡設(shè)計(jì)中的應(yīng)用

侯紅英,黃潤龍,彭 智

(中國西南電子技術(shù)研究所,成都 610036)

1 引 言

隨著電子技術(shù)的快速發(fā)展,通過板級設(shè)計(jì)實(shí)現(xiàn)高速傳輸、交換處理的傳輸速率已達(dá)每秒吉比特,并向10～28 Gbit/s發(fā)展。高速傳輸系統(tǒng)中的高速芯片使用分立去耦電容時(shí),對電容數(shù)量需求少則幾十個(gè),多則幾百個(gè),且通常需要不同截止頻率的電容組合使用,器件選用對電容的特性和參數(shù)要求越來越嚴(yán)格,同時(shí)極大增加了設(shè)計(jì)復(fù)雜度。目前0402、0201的小型封裝電容在工業(yè)、商業(yè)產(chǎn)品中應(yīng)用廣泛,但在工作環(huán)境惡劣、嚴(yán)苛的軍用產(chǎn)品中應(yīng)用較保守,隨著產(chǎn)品集成化、綜合化、小型化的設(shè)計(jì)趨勢,對設(shè)計(jì)質(zhì)量、可靠性、電磁兼容性的要求越來越高,這一切都促使軍用行業(yè)尋找替代方案。本文以一款功能復(fù)雜的高速傳輸板卡為研究載體,結(jié)合仿真方法對“埋容”替代普通分立電容作為去耦進(jìn)行了分析和探討。

2 埋容的分類和實(shí)現(xiàn)方法

“埋容”顧名思義是在板卡的設(shè)計(jì)和加工過程中實(shí)現(xiàn)“埋入式電容”,通常能夠?qū)崿F(xiàn)兩種方式的電容:分立電容和共平面電容。

分立電容是通過尺寸計(jì)算獲得固定值的小寄生參數(shù)電容,所起的作用和普通的固定容值分立電容一樣,目的是實(shí)現(xiàn)電路的參數(shù)和指標(biāo),其優(yōu)勢在于寄生電感ESL、寄生電阻ESR小。

共平面電容是在板卡設(shè)計(jì)過程中利用平面層互耦的關(guān)系,形成平面電容,或者叫平板電容。根據(jù)電源完整性的理論[1],常規(guī)情況下,在板卡設(shè)計(jì)階段將電源平面和耦合地平面相鄰放置,就已經(jīng)實(shí)現(xiàn)了最簡易的埋容結(jié)構(gòu)。

埋容的實(shí)現(xiàn)主要通過埋容材料?！奥袢荨笔侵甘褂锰厥獾母呓殡姵?shù)(Dk)特殊材料替代普通基材介質(zhì)進(jìn)行加工后,形成容值密度很高的平面電容,部分或全面替代分立電容。埋容材料的主要成分是改性環(huán)氧,通過添加不同的填料來實(shí)現(xiàn)不同的電容密度,電容密度最高的產(chǎn)品通常添加有陶瓷粉。

埋容材料的構(gòu)造類似于印制板基材中的“芯板”(即core),圖1顯示了埋容的構(gòu)造。其中,“Power”和“Ground”是設(shè)計(jì)成對的電源和地平面,即銅皮;“Dielectric”是特殊材料構(gòu)成的“埋容介質(zhì)”。

圖1 埋容材料的構(gòu)成及其主要參數(shù)Fig.1 The structure and the main parameters of embedded capacitor

埋容設(shè)計(jì)形成的容值計(jì)算公式為

式中,C為容值(單位為F),A為面積,Dk為特殊介質(zhì)的介電常數(shù),K為一個(gè)常數(shù),T為介質(zhì)厚度。

3 有關(guān)去耦電容的一些重要理論簡介

(1)去耦電容的有效去耦頻段和響應(yīng)時(shí)間

電容的諧振頻點(diǎn)主要由其容值 C和寄生電感ESL決定,不同的電容,容值和寄生參數(shù)不同則諧振頻率也不同。特定的電容具有特定的寄生電感,對與其自諧振頻率相同的噪聲補(bǔ)償效果最好。通常大容值電容的諧振頻率很低,作用于低頻頻段;小容值電容的諧振頻率高,作用于高頻頻段。在寬帶范圍內(nèi)實(shí)現(xiàn)有效去耦,若使用分立電容去耦,通常需要組合使用很多數(shù)量的電容,在高頻段,對電容的容值、寄生電感要求更高。

采用埋容實(shí)現(xiàn)的容值大小和其面積、形狀有關(guān),對諧振的作用頻點(diǎn)、有效去耦頻段和響應(yīng)時(shí)間都不能憑空猜測,應(yīng)通過對具體應(yīng)用進(jìn)行仿真分析得到科學(xué)和客觀的評估結(jié)果,才能明確埋容是否有效,以及在多大程度上有效。

(2)去耦電容的去耦半徑

使用分立電容去耦要考慮電容的擺放距離,即電容的去耦半徑,已經(jīng)作為一種設(shè)計(jì)常識為工程人員所熟知。一般都要求電容擺放要盡量靠近芯片的電源管腳,主要原因是近距離擺放可減小回路電感及其它寄生參數(shù)。其實(shí)如果電容擺放離芯片過遠(yuǎn),超出了其去耦半徑,電容將失去去耦作用。

不同的電容,諧振頻率不同,去耦半徑也不同,大容值電容其諧振頻率很低,對應(yīng)的波長非常長,因而去耦半徑很大;小容值電容其諧振頻率很低,對應(yīng)的波長很短,因而去耦半徑很小。設(shè)自諧振頻率為f,對應(yīng)波長為λ,實(shí)際應(yīng)用中作為經(jīng)驗(yàn)數(shù)據(jù),電容距離作用點(diǎn)的距離最好控制在 λ/40～λ/50之間。通常極端情況下工程師會(huì)將芯片電源管腳的過孔直接扇出在小電容焊盤上,確保滿足其去耦半徑和保證有效去耦,但此種處理方法將違反軍用產(chǎn)品可制造性和可靠性的要求。顯然,如果使用埋容,芯片電源管腳將以最短距離直接扇出到埋容層上,完全滿足去耦電容去耦半徑的要求。

4 高速數(shù)傳板卡中應(yīng)用埋容技術(shù)的仿真分析結(jié)果

4.1 所用埋容的材料特性和設(shè)計(jì)參數(shù)

本板卡選擇了3M公司的clpy-19埋容材料[2,3],其參數(shù)的頻變特性如表1所示。

表1 clpy-19埋容材料的參數(shù)頻變特性表Table 1 The debye frequency characteristic of clpy-19

4.2 導(dǎo)入版圖

研究載體為一塊傳輸速率為1.25 Gbit/s的高速傳輸板卡,尺寸大小約為233mm×160mm,面積較大。在SIwave軟件中導(dǎo)入版圖數(shù)據(jù)后,截取到部分版圖如圖2所示。

圖2 版圖Fig.2 PCB board

4.3 仿真分析

4.3.1 使用FR4介質(zhì)時(shí)的諧振效果和阻抗參數(shù)曲線

為確保系統(tǒng)工作可靠,需要考慮3～5次諧波的影響,因此將考察0～6GHz頻段的平面諧振和阻抗?fàn)顩r。板卡放置有少量10μ F的有極性去耦電容,基本未放置0.1 μ F及以下容值的無極性電容用于去耦(在板卡背面為芯片加了零星小電容,主要用于調(diào)試時(shí)測試)。

平面層的諧振情況主要取決于平面層自身的結(jié)構(gòu)形態(tài)、去耦電容的寄生電感。根據(jù)器件資料提供的數(shù)據(jù)設(shè)定了所用電容的容值C、寄生電感ESL、寄生電阻ESR等參數(shù)。確保電容處于激活狀態(tài)后,先模擬未使用埋容的設(shè)計(jì)效果,設(shè)定電源平面和地平面之間使用0.1mm厚度的FR4介質(zhì)。圖3顯示的是在106 MHz頻點(diǎn)處其中一組平面對間的一種諧振模式仿真結(jié)果。

圖3 未使用埋容時(shí)一種106 MHz頻點(diǎn)處的諧振情況Fig.3 Resonance at 106 MHz without embedded capacitor

根據(jù)軟件的功能,諧振掃描的結(jié)果將在版圖相應(yīng)區(qū)域從藍(lán)-綠-紅色(顏色深淺)來顯示諧振的強(qiáng)弱,紅色和藍(lán)色(顏色深)的區(qū)域代表該區(qū)域諧振較強(qiáng)、相位相反,綠色(顏色淺)的區(qū)域代表基本無諧振。

圖4 平面層對之間使用0.1mm FR4介質(zhì)時(shí)的阻抗參數(shù)曲線Fig.4 Z impedence parameter at resonance by 0.1mm thickness FR4 between power plane and GND plane

為了進(jìn)一步評估,在藍(lán)色(深色)區(qū)域所在的3.3 V電源和地之間放置端口(port),運(yùn)行S-Y-Z參數(shù)運(yùn)算后,獲得的阻抗參數(shù)(Z參數(shù))曲線如圖4所示。從圖中可以看到多個(gè)頻點(diǎn)處呈現(xiàn)阻抗突變,其中包含106MHz頻點(diǎn),說明需要調(diào)整去耦策略來消除諧振,改善阻抗突變狀況。

4.3.2 使用3M cply-19埋容材料時(shí)的阻抗參數(shù)曲線

獲得普通狀態(tài)下的阻抗曲線后,接著進(jìn)行采用埋容狀態(tài)的仿真。在材料庫中增加cply-19埋容材料,設(shè)置3.3 V電源平面和相鄰地平面之間為該埋容介質(zhì),厚度為19μm 。重新運(yùn)行 S-Y-Z參數(shù)運(yùn)算后,獲得的阻抗參數(shù)曲線如圖5所示。

圖5 平面層對之間使用19μm cply-19埋容材料時(shí)的阻抗參數(shù)曲線Fig.5 Z impedence parameter at resonance at 19μm cply-19 between power plane and GND plane

對上面使用0.1mm的普通FR4介質(zhì)和19μm cply-19埋容介質(zhì)的兩種阻抗參數(shù)曲線仿真結(jié)果進(jìn)行對比,顯然后者在0～6GHz范圍內(nèi)曲線連續(xù)、平滑,沒有有阻抗突變頻點(diǎn),這說明埋容材料很好地改善了諧振情況。平面層阻抗在最高工作頻點(diǎn)1.25 GHz時(shí)僅為2 Ψ,在三次諧波頻點(diǎn)3.75 GHz處僅為5.8 Ψ,在整個(gè)5次諧波頻段范圍內(nèi)平面阻抗都低于10Ψ,曲線平滑,效果非常良好。從兩個(gè)圖的對比中還可以看出,埋容不僅有效替代了器件手冊所需的各種無極性小電容消除了多處高頻頻段的諧振,低頻頻段阻抗突變的消除也同時(shí)說明埋容能夠替代有極性大電容的履行低頻去耦功能。

5 典型軍用應(yīng)用環(huán)境及性價(jià)比分析

3M公司的cply-19埋容材料在頻率、電壓、溫度特性方面符合X7R系分立電容,介電強(qiáng)度為130V/μm ,擊穿電壓大于100V,阻燃等級為94～0V,工作溫度為-40℃～125℃,相當(dāng)于X7R系軍用等級的分立電容[2]。

在統(tǒng)籌核算原始采購成本、企業(yè)物資管理成本后,有極性分立電容的價(jià)格通常為幾十元,無極性小電容價(jià)格低則幾元、十幾元,高則幾十元。以本文中的板卡為例子,全部采用分立器件去耦需要約1000個(gè)無極性小電容,按照保守估計(jì)每個(gè)電容10元計(jì)算,電容的采購成本約1萬元。使用一層埋容介質(zhì)時(shí)僅在制板費(fèi)用(面積單價(jià))中增加約5元/cm2的成本,以使用兩層埋容介質(zhì)計(jì)算,總成本為23.3cm×16.0cm×5元/cm2×2=3728元?？梢?復(fù)雜板卡使用埋容能夠明顯節(jié)約電容采購成本。如果通過詳細(xì)的仿真評估對有極性大電容的替代作用,降低成本的優(yōu)勢將更加明顯。若用于量產(chǎn)的產(chǎn)品,將對企業(yè)的經(jīng)濟(jì)效益產(chǎn)生非常大的影響。

6 結(jié) 論

總的來講,根據(jù)評估結(jié)果,采用埋容技術(shù)能夠有效替代分立去耦電容,降低電源平面的阻抗,提高阻抗曲線的平滑度,提高板級設(shè)計(jì)的電源完整性,改善了電源平面的噪聲影響,對降低EMI具有積極的意義,顯著減少分立電容使用數(shù)量、提高布線空間,對有效提高產(chǎn)品性能、降低生產(chǎn)成本有積極意義,在軍用技術(shù)領(lǐng)域具有廣泛的應(yīng)用需求和前景。由于時(shí)間的限制,未完成對單板的平面阻抗測試,筆者將在以后的工作中對測試驗(yàn)證完成閉環(huán)。

[1]Brain Young.Digital Signal Integrity-Modeling and Simulation with Interconnects and Package[R].New York:Prentice Hall PTR,2000.

[2]Yoshi Fukawa,Kazuhiro Yamazaki.Next Generation Buried Capacitance Materials[R].[S.l.]:Oak-Mitsui Technologies,Farad Flex Coparation,2007.

[3]Shiang Yao.Geortek Microphone Similation Report-Siwave[R].Shanghai:3M China R&D Center,2009.