抗電磁旁路攻擊防護單元的性能分析

陳家文,丁國良,常小龍,劉承智

抗電磁旁路攻擊防護單元的性能分析

陳家文,丁國良,常小龍,劉承智

(軍械工程學(xué)院計算機工程系,河北石家莊 050003)

基于半定制集成電路設(shè)計流程實現(xiàn)的抗電磁旁路攻擊防護電路中,防護單元的性能決定了防護電路的性能。本文給出了評價防護單元所需的四個性能指標,同時結(jié)合集成電路設(shè)計工具給出了評估防護單元性能的實現(xiàn)流程。

集成電路;防護單元;性能指標

利用半定制集成電路設(shè)計流程實現(xiàn)具有抵抗旁路攻擊能力的芯片已經(jīng)成為防護電路設(shè)計的重要手段[1-2]。在半定制集成電路設(shè)計流程中,邏輯單元的性能和電路結(jié)構(gòu)決定整個模塊電路或芯片的性能。一旦完成了電路的結(jié)構(gòu)設(shè)計以后,邏輯單元的性能是影響電路性能的主要因素。因此,需要在防護單元設(shè)計之初對其性能進行評估,以達到防護能力的要求。

評價集成電路邏輯單元性能指標通常包括:傳播時延、版圖面積和單元功耗等,評價防護單元的性能時,除了使用上述三種性能指標外還應(yīng)包含邏輯單元的電磁信息泄漏程度的評估。

1 性能指標選擇

(1)傳播時延Tp

單元電路的傳播時延反映了單元對輸入信號變化的響應(yīng)速度。它表示信號通過一個單元電路時所經(jīng)歷的時間,表示輸入及對應(yīng)的輸出變換其峰值50%時的時間差。以緩沖器為例,由于對輸入信號的上升和下降響應(yīng)時間不同,可以引入兩個子傳播時延Tplh和Tphl。分別對應(yīng)于輸入信號由高到底和由低到高變化時門單元的傳播時延,如圖1所示,那么傳播時延Tp就可以用這兩個子時延的平均值來表示:

(2)版圖面積S

單元的版圖面積反映了模塊電路或芯片的集成度,一般單元面積越小,電路集成度越高,得到的集成電路的面積越小。在密碼芯片、智能卡等移動載體中,都希望芯片面積盡量小。因此,在設(shè)計防護單元時面積也是要考慮的一個十分重要的因素。

圖1 時延的基本定義

(3)單元功耗P

功耗是電路設(shè)計的重要特性,決定了電路消耗多少能量以及電路消耗多少熱量。這一因素將會影響到設(shè)計應(yīng)該怎樣選擇電源容量、電池壽命、電源線尺寸、封裝和冷卻方法等。因此,設(shè)計防護電路時功耗性能參數(shù)是必須考慮的因素。

(4)電磁泄漏系數(shù)ELC

研究表明集成電路工藝達到0.18nm以后,基本單元電路的性能主要受輸出負載電容的影響[3]。因此,可以利用輸出負載線產(chǎn)生的電磁輻射分析防護單元的電磁泄漏程度。

首先,利用電偶極子模型可以計算得到輸出負載線產(chǎn)生的近場磁場強度:

其中,→I是通過導(dǎo)線的電流,l輸出導(dǎo)線長度, r是觀測點距單元的距離,θ是觀測點和輸出導(dǎo)線的連線和單元電路所在平面的夾角。

雙軌電路中輸出導(dǎo)線有偶數(shù)條,其產(chǎn)生的磁場通過所有輸出導(dǎo)線產(chǎn)生磁場疊加得到。以兩條輸出線為例,雙軌電路的磁場強度為:

得到防護單元的磁場以后,利用電磁泄漏系數(shù)定義式分析防護單元的電磁信息泄漏情況,電磁泄漏系數(shù)ELC(Electromagnetic Leakage Coefficient):

電磁泄漏系數(shù)表示防護單元的輸入信號不同時產(chǎn)生的電磁輻射差值的大小,反映了防護單元產(chǎn)生電磁信息泄漏程度,ELC值越大不同輸入狀態(tài)下電路產(chǎn)生電磁輻射的差值越大,電磁信息泄漏也越強。

2 電路性能仿真分析流程

圖2給出了分析門電路性能參數(shù)仿真分析流程。主要步驟如下:

(1)版圖面積測量,在完成版圖設(shè)計以后通過游標即可測量出單元面積。

(2)傳播時延是邏輯電路性能的一個重要的參數(shù),Spectre仿真可得到所有輸入輸出信號的瞬態(tài)變化曲線,根據(jù)這些曲線可以測量得到每一個輸出信號對各個輸入信號變化的響應(yīng)時間,即時延Tp。

(3)功耗仿真,功耗是一個十分值得測量的量。電源的瞬時功耗P(t)正比于電源電流idd(t)和電源電壓V dd,即有下列關(guān)系式P(t)= idd(t)V dd。在一段時間t內(nèi)消耗的功耗就是對瞬時功耗的積分:

首先測量電源電流隨時間變化的曲線,對該曲線積分并乘以電源電壓。比較不同邏輯電路之間的功耗大小時,需要在不同的邏輯電路上,在同樣長的測量時間內(nèi),運行相同的運算。

(4)磁場仿真,磁場仿真與功耗仿真最大的區(qū)別是,前者需要得到門單元所有輸出線上的電流,而不是電源電流。仿真得到輸出線電流以后,通過公式轉(zhuǎn)化為磁場并疊加,得到單元電路工作時產(chǎn)生的磁場輻射。

圖2 門電路性能仿真分析流程

3 仿真實驗建立

實驗采用TSMC0.18μm 1.8/3.3V 196M混合信號BSIM 4.5 PDK實現(xiàn)了DDCVSL(Dynamic Differential Cascade Sw itch Logic)、SABL (Sense Amp lifier Based Logic)兩種邏輯與非門,其中DDCVSL和SBAL是Tris提出的兩種動態(tài)雙軌防護邏輯[4-5]。如圖3是SABL與非門的物理版圖。

由于門電路的輸出負載在實際電路中很難保證完全相等,因此測試電路中兩個輸出線上的負載電容分別取10f和12f,這樣保證實驗結(jié)果更加貼近實際情況,如圖4所示。

圖3 SABL與非門版圖

圖4 SABL與非門測試原理圖

4 實驗結(jié)果及分析

實驗仿真得到SABL和DDCVSL邏輯與非門的性能參數(shù),如表1所示。

注意在計算防護單元的ELC值時,為了計算方便,取輸出端導(dǎo)線長度dl=1μm,距離觀測點距離r=0.5cm,θ≈π/2,代入公式(2)可得,在觀測點疊加后的磁場(A/m)。

表1 TSMC0.18工藝下兩種與非門性能參數(shù)的比較

在電路時延方面,DDCVSL具有較小的時延效應(yīng),這主要是因為DDCVSL的下拉網(wǎng)絡(luò)節(jié)點的導(dǎo)通回路上晶體管數(shù)量較少,從而導(dǎo)通回路上的電阻和寄生電容也較少,電容充放電時間短,電路時延較小。

在功耗方面,SABL與非門消耗的功耗明顯高與DDCVSL與非門。SABL單元下拉網(wǎng)絡(luò)在預(yù)充階段會對所有的寄生電容充電,而求值階段所有的寄生電容均會放電,因此消耗電源功耗較大。

從版圖面積的角度看,DDCVSL與非門的面積小于 SABL與非門的面積。構(gòu)建一個DDCVSL與非門至少需要11個MOS管,而構(gòu)建一個SABL與非門則至少需要16個MOS管。

在電磁信息泄漏方面,SBAL與非門的電磁信息泄漏程度低于DDCVSL與非門,其防護性能較好。在求值階段二者電磁泄漏系數(shù)相近,但在預(yù)充階段SABL的電磁泄漏系數(shù)較小。由于與DDCVSL兩個互補輸出線相連的下拉網(wǎng)絡(luò)具有不同的寄生電容和電阻,造成兩個下拉網(wǎng)絡(luò)結(jié)構(gòu)不對稱,因此,不同輸入狀態(tài)下兩個互補輸出線上形成的電流差別較大,進而導(dǎo)致了電路的電磁信息泄漏較強。

綜上,與DDCVSL防護邏輯相比,SABL具有相對較小的電磁泄漏系數(shù),防護性能較好。而SABL防護邏輯會導(dǎo)致更大的功耗、面積、時延。因此,在進行防護電路設(shè)計時必須綜合考慮電路的防護能力和功耗、面積、時延等其它性能指標。

5 結(jié)論

文章給出了功耗、面積、時延和電磁泄漏系數(shù)(ELC)四個評價防護單元的性能指標,同時還給出了對防護單元性能進行評估的實現(xiàn)流程。實驗結(jié)果表明,基于上述性能指標和評估流程,設(shè)計者能夠較為準確地分析各種基本單元的性能,為設(shè)計防護邏輯和防護單元提供了有效的評估方法。

[1] HU IYUN L,MOORE S,MARKETTOS A T.A simulation methodology for electromagnetic analysis and testing on synchronous and asynchronous p rocessors[J].Croptology ePrint A rchive,2004,1-10.

[2] 童元滿,王志英,戴葵,陸洪毅.不同設(shè)計層次下密碼運算部件抗功耗攻擊能力量化評估技術(shù)[J].計算機研究與發(fā)展. 2009,46(28):940-947.

[3] 石偉,戴葵,童元滿,龔銳,王志英.防DPA攻擊的兩種不同邏輯比較研究[J].計算機工程與科學(xué).2007.129(15):19 -22.

[4] TIRI K,A KMAL M,VERBAUWHEDE I.A dynamic and differential CMOS logic w ith signal independent power consump tion to withstand differential power analysis on smart cards[C].in Proc.Eur.Solid-State Circuits Conf.(ESSCIRC),Florence,Italy,2002,pp.403-406.

[5] TIRI K,VERBAUWHEDE I.A dynamic and differential CMOS logic style to resist power and timing attacks on security IC’s[C].IACR Cryptology ePrint A rchive,Santa Barbara,CA,Rep.2004/066,Feb.2004.

Performance analysis of defending logic cell against electromagnetic side channel attack

CHEN Jia-w en,DING Guo-liang,CHANG Xiao-long,LIU Cheng-zhi

(Department of Com puter Enginecring,Ordnance Engineering College,Shijiazhuang Hebei050003,China)

The performance of defending cell determined the perfo rmance of defending circuits imp lemented by the semi-customed design flow,w hich was used for fighting against electromagnetic side channel attack.Four perfo rmance indexes w ere given to evaluate defending cell,meanw hile,an evaluation flow was p roposed according to IC design tools.

Integrate Circuit(IC);Defending Cell(DC);Perfo rmance Index(PI)

TP273

:A

1001-9383(2010)04-0026-04

2010-08-15

陳家文(1961-),男,河北景縣人,副教授,主要從事裝備保障指揮自動化技術(shù)研究.