內(nèi)建自測試的測試生成方法研究

郭斌

（山西省稷山廣播電視服務中心，043200）

0 引言

內(nèi)建自測試（Built-In-Self-Test，BIST）技術(shù)是可測性設計（Design for Test, DFT）的一種。內(nèi)建自測試方法主要通過在芯片上集成測試結(jié)構(gòu)完成測試圖形的生成和測試響應的分析，這樣在很大程度上緩解了對外部自動測試儀器（Automatic Test Equipment, ATE）的依賴，從而降低了測試成本[1-2]。

BIST的測試結(jié)構(gòu)主要包括測試圖形生成器（TPG）、輸出響應分析器（ORA）和BIST控制單元（BCU），如圖1所示。測試圖形生成器（TPG）的一般結(jié)構(gòu)包括存儲有測試圖形的ROM和線性反饋移位寄存器（LFSR）。測試響應分析器（ORA）的典型結(jié)構(gòu)包括存有測試響應的壓縮器和用LFSR組成的特征分析器（Signature Analyzer）?？刂茊卧˙CU）用來控制測試和響應分析。

圖1 典型內(nèi)建自測試結(jié)構(gòu)

內(nèi)建自測試的優(yōu)點主要體現(xiàn)在：

(1) 測試生成和測試響應分析都在片上進行，減少了測試對昂貴測試儀器的依賴性；

(2) 由于測試在片上進行，可以工作速度測試集成電路，因此縮短了測試時間，并且可以檢測實際條件下的故障；

(3) 可以實現(xiàn)在系統(tǒng)經(jīng)常性測試，這對可靠性要求較高的系統(tǒng)很有意義。

目前，對BIST研究主要集中在測試生成方法上，研究目標在于減小硬件開銷，提高故障覆蓋率，降低測試功耗和縮短測試時間等。本文即介紹了自BIST方法產(chǎn)生以來幾種不同的測試生成方法，分析比較它們各自的特點，并討論將來有待解決和改善的主要問題。

1 傳統(tǒng)的測試生成方法

傳統(tǒng)BIST的測試生成方法有窮舉測試生成法、偽窮舉測試生成法、偽隨機測試生成法和確定性測試生成法等。

1.1 窮舉測試生成法

窮舉測試，顧名思義就是指測試圖形包含了原始輸入所有可能的排列組合，即所謂的窮舉測試集。窮舉測試的優(yōu)點在于易生成測試向量和100%的故障覆蓋率，但這樣的方法只對小規(guī)模的純組合電路有效。對于原始輸入較多的電路來說，窮舉測試所帶來的測試時間是不可接受的[1]。而對于時序電路，窮舉法并不適合，因為測試圖形的時序?qū)Ρ粶y電路有非常大的影響。

1.2 偽窮舉測試生成法

偽窮舉測試通過對被測電路進行分塊[3]，然后對每個分塊電路進行窮舉測試。這樣既實現(xiàn)了每個分塊電路的完全測試，又使得測試圖形長度比窮舉測試大大降低。但是這種方法在電路分塊方面存在較大困難。

1.3 偽隨機測試生成法

偽隨機測試采用的測試圖形具有隨機特性。常用線性反饋移位寄存器（LFSR）來實現(xiàn)，這種方式產(chǎn)生的偽隨機測試向量所需成本小。LFSR作為測試圖形生成器生成測試向量已經(jīng)成為內(nèi)建自測試（BIST）中測試生成方法的主要結(jié)構(gòu)。

偽隨機測試既適用于組合電路測試，也適用于時序電路測試。但偽隨機測試在可以接受的測試時間內(nèi)不能得到足夠的故障覆蓋率。如果想提高故障覆蓋率就必須增大測試圖形的長度，但這同時也這大大增加了測試施加時間。

圖2顯示了故障覆蓋率和測試圖形長度的關(guān)系，從圖中可以看出：隨著偽隨機測試碼序列長度L的增加，故障覆蓋率曲線接近飽和。所以隨著故障覆蓋率的提高，相同長度的偽隨機測試碼序列檢測到的故障數(shù)越來越少，冗余偽隨機測試碼越來越多。這些冗余偽隨機測試碼檢測不出任何故障，不僅不能提高故障覆蓋率，而且會增加測試施加時間和測試功耗。

圖2 偽隨機測試故障覆蓋率和測試向量數(shù)關(guān)系

1.4 確定性測試生成法

確定性測試是用專門的算法，如D算法、PODEM算法等，完成測試圖形的生成，是對待定的故障類型生成測試圖形。這是一個NP-complete問題，需要迭代法來加速生成過程。利用此方法生成的測試圖形非常短，測試施加時間最短，但測試生成方法非常復雜，測試生成時間非常長。當和BIST相結(jié)合時，ATPG（Automatic Test Pattern Generation）生成的測試圖形存儲在ROM中。這種方法可以獲得理想的故障覆蓋率，但是測試開銷太大，成本太高。

2 新興的測試生成方法

傳統(tǒng)的測試生成方法雖然結(jié)構(gòu)簡單，硬件開銷小，但是這些方法都存在各種各樣的問題，如測試施加時間比較長，故障覆蓋率不高等。為了解決這些問題，如今主要從兩個方面對測試生成方法進行改進：（1）修改被測電路；（2）修改測試圖形生成器結(jié)構(gòu)。修改被測電路結(jié)構(gòu)可通過在電路中插入測試點，提高可觀察點和可控制點的數(shù)目以實現(xiàn)少的測試圖形獲得高的測試覆蓋率，但這種方法是以大的面積開銷和性能損失為代價的。因此比較有效的方法是對以LFSR為基礎(chǔ)的測試圖形生長器結(jié)構(gòu)進行適當修改。修改測試圖形生成器結(jié)構(gòu)比較常用的有兩種方法：（1）加權(quán)測試。（2）混合測試生成法。

2.1 加權(quán)測試生成法

因為用LFSR產(chǎn)生的測試圖形中每一位上0和1的概率基本相等，但為了用盡可能少的測試圖形取得盡可能高的故障覆蓋率，許多電路的測試圖形中0和1的分布概率應不同。加權(quán)測試生成方法就是使得生成的測試圖形具有不同的0和1的概率，可采用LFSR和組合邏輯電路構(gòu)成，但這種方法需要存儲數(shù)量較大的加權(quán)集，使得測試面積開銷增大。

2.2 混合測試生成法

基本原理是用偽隨機測試法檢測電路中的易測故障，同時用確定性測試生成法對電路中的難測故障進行測試，以實現(xiàn)在較短的時間內(nèi)達到較高的故障覆蓋率。主要特點是它可以通過改變偽隨機測試圖形和確定性測試圖形的比率在測試時間和測試數(shù)據(jù)存儲量之間進行平衡。如圖3所示。其中L表示偽隨機測試序列的長度，S表示確定性測試圖形的長度。從圖中可看出偽隨機測試的長度是一個非常重要的參數(shù)。偽隨機測試長度短，則需要較大的確定性測試集，這就需要較大的存儲空間來存儲確定性測試圖形，但同時也使得測試時間縮短。相反，偽隨機測試長度長，則測試施加時間長，但所需的確定性測試集小，需要的存儲空間也?。娣e開銷就小）。

圖3 混合測試生成法測試時間與故障覆蓋率關(guān)系

2.2.1 映射測試圖形法

映射測試圖形法[4-5]是把LFSR的狀態(tài)映射成確定性測試圖形的一種方法[6-7]。這種方法可以通過增加額外電路以產(chǎn)生控制信號來控制某些LFSR的位翻轉(zhuǎn)或者使其固定0或1來實現(xiàn)。這種方法的開銷主要來自產(chǎn)生控制信號的硬件電路，因為對于給定的被測電路和LFSR，這些額外電路需要全定制來實現(xiàn)。一種有效的方法是把LFSR生成的測試圖形轉(zhuǎn)換成新的測試圖形以得到高的故障覆蓋率。這種轉(zhuǎn)換可以通過在TPG和被測電路之間插入映射邏輯來實現(xiàn)。映射邏輯把無效測試集（不能檢測到故障的測試集）轉(zhuǎn)換成可以檢測難測故障的測試向量。然而，大多數(shù)情況下，這種控制LFSR偽隨機序列位的方法并不能完全解決難測故障的問題。

2.2.2 重復播種法

重復播種法[8-11]先對電路施加一定數(shù)量的偽隨機測試圖形，用以測試電路中的易測故障，而對于確定性測試圖形則將其編碼為“種子”，將其重復播種到測試生成器中，用以測試難測故障。由于這種方法重復用新的種子初始化偽隨機測試圖形生成器，因此這種方法不僅能達到非常高的測試覆蓋率，而且可以在測試時間和測試開銷上進行均衡，并使測試具有較大的靈活性和可預見性?，F(xiàn)已成為BIST中研究最多的測試生成方法。

常用的重復播種法主要包括：（1）多多項式LFSR重復播種方法。此方法利用了多多項式線形反饋移位寄存器（MP-LFSR）來實現(xiàn)，所謂的MP-LFSR是指同一電路結(jié)構(gòu)可以實現(xiàn)一個給定長度LFSR的不同本原多項式，這樣保證了一個測試向量可以被成功的編碼成功。通過理論和實踐證明，采用多多項式LFSR重復播種方法，種子的位數(shù)只需要達到Smax＋4（參數(shù)Smax是測試集中所有測試向量所含確定位的最大數(shù)目），就可以把測試向量不能被編碼成功的概率降低到10~6以下。這比單個多項式LFSR重復播種方法所需要的Smax＋20的種子長度明顯優(yōu)越得多，從而提高種子的編碼效率和數(shù)據(jù)壓縮率。但這種方法的設計比較復雜，增加了硬件開銷。（2）變長種子LFSR重復播種方法。此方法也是基于MP-LFSR的重復播種方發(fā)，不同的是這種方法在對種子進行編碼的時候，選用的種子要盡可能短，使得種子的長度存在差異，不同的測試向量經(jīng)過編碼可能得到不同長度的種子，這種方法進一步提高了編碼的效率和測試壓縮率。但這種方法需要對種子進行長度篩選，電路設計難度增大，測試過程較復雜。（3）部分動態(tài)LFSR重復播種方法。所謂的動態(tài)重復播種是指在測試過程中不斷的變換種子，保證測試向量的編碼自由度被保留下來，用于求解接下來的測試向量，這樣編碼效率得到了提高。部分動態(tài)LFSR重復播種的方法最大特點是動態(tài)重復播種與掃描鏈裝載是同時進行的，減少了測試生成時間，降低了測試開銷。但求解種子的方程組規(guī)模較大，增加了求解種子的復雜度。

3 發(fā)展方向

以上的新興測試方法雖然相比較傳統(tǒng)的測試生成方法在一定程度上提高了測試效率，但如果直接存儲用于測試難測故障的測試向量需要較大的存儲空間，因而會增加硬件的開銷，從而增加了測試開銷。因此在使用新興的測試方法，特別是重復播種方法時如果能對測試數(shù)據(jù)進行壓縮，則可以減小測試數(shù)據(jù)的存儲空間，達到降低測試開銷的目的。

近年來人們對測試數(shù)據(jù)壓縮主要分：（1）縱向壓縮，即主要壓縮種子的數(shù)目；（2）橫向壓縮，即壓縮測試向量的位數(shù)。但這兩種方法都沒有最大限度的利用種子，種子的利用率是可以進一步挖掘的，也就是說同一個種子實際上可以檢測出更多的故障，提高種子的利用率必然也會降低種子的數(shù)目，降低測試開銷。因此如果能夠同時對種子進行橫向和縱向的壓縮，則會實現(xiàn)對測試數(shù)據(jù)最大限度的壓縮，提高種子的利用率。

另外，對于現(xiàn)在的SoC電路大多采用IP復用的方法來設計，這些內(nèi)嵌式的IP都有著自己固定的測試方法，如果利用內(nèi)建自測試測試生成方法對這些電路進行測試，并使得測試成本降到最低也是一個重要的研究方向。

[1] H. Fujiwara, Lo gic Testing and Design for Testability[M], MIT Press, Cambridge, MA, 1986.

[2] 雷紹充, 邵志標, 梁峰, VLSI 測試方法學和可測試性設計[M], 北京：電子工業(yè)出版社, 2005.

[3] Nur A. Touba and Edward J. McCluskey, Test Point Insertion Based on Path Tracing[C], IEEE Proceedings of 14th VLSI Test Symposium, pp. 2-8, 1996.

[4] Touba, N.A. and E.J. McCluskey, Transformed Pseudo-Random Patterns for BIST[C], Proceedings of VLSI Test Symposium, pp. 410-416, 1995.

[5] Touba, N.A. and E.J. McCluskey, Synthesis of Mapping Logic for Generating Transformed Pseudo-Random Patterns for BIST[C], Proceeding of International Test Conference, pp. 674-682.

[6] N. A. Touba and E. J. McCluskey, Synthesis of Mapping Logic for Generating Transformed Pseudo-Random Patterns for BIST[C], IEEE VLSI Test Symposium,pp.674-682, 1995.

[7] H.-J. Wunderlich and G. Kanchan, Bit-Flipping BIST[C], IEEE International Conference on CAD-96,pp. 337-343, 1996.

[8] Bernd Konemann, LFSR-Coded Test Patterns for Scan Designs[C], Proceedings of European Test Conference,pp. 237-242, 1991.

[9] S. J. Venkataramann, Rajski, S. Hellebrand and S.Tarnick, An Efficient BIST Scheme Based on Reseeding of Multiple Polynomial Linear Feedback Shift Registers[C], Proceedings of International Conference on Computer-Aided Design (ICCAD), pp. 572-577,1993.

[10] A. A. Al-Yamani, E. J. McCluskey, Built-In Reseeding for Serial BIST[C], Proceedings of VLSI Test Symposium, Apr. 2003.

[11] D. Kagaris, Multiple Seed TPG Structures[J], IEEE Transactions on Computers, Vol. 52, No. 12, pp. 1633-1639, Dec. 2003.