自舉高端驅(qū)動浮動地負過沖閉鎖問題

摘 要:高壓柵極驅(qū)動集成電路的實現(xiàn)中都設(shè)計有一定的開關(guān)噪聲耐量,然而,由于結(jié)構(gòu)上不是完全電隔離的,對噪聲自然敏感,用于驅(qū)動感性負載時,開關(guān)換流期在高端浮動地上產(chǎn)生的過負壓會使芯片閉鎖,導(dǎo)致芯片高端驅(qū)動輸出失常,甚至電路毀壞,就過負壓產(chǎn)生原因、閉鎖機理及在驅(qū)動集成電路的高端浮動地與橋輸出之間加入電阻網(wǎng)絡(luò)等電路級抑制措施進行了詳細分析和介紹。

關(guān)鍵詞:高壓集成電路;功率MOS柵驅(qū)動集成電路;電平位移;自舉;閉鎖

中圖分類號:TM464 文獻標(biāo)識碼:A

文章編號:1004-373X(2009)21-182-04

Latch-up Problem Resulting from Negative Undershoot of High-voltage-side

Floating Reference in Bootstrap Gate-drive IC

WANG Youjun

(Institute of Sciences,PLA University of Science & Technology,Nanjing,210007,China)

Abstract:High-voltage gate-drive IC is designed with certain immunity against switching noise.However,the chip is sensitive to noise since it is not a complete galvanic isolation structure.With inductive load,an excessive negative voltage presented at the source of high-side switching device during commutation may cause the chip latch-up,which results in false operation or total circuit failure.The relationships between voltage undershoot and the latch-up mechanism are introduced in detail.Many means are analysed about to how to avoid the latch-up failure in circuit application level.

Keywords:HVIC;power MOS-gate drive IC;level shifter;bootstrap;latch-up

0 引 言

微電子技術(shù)與高壓功率器件技術(shù)的發(fā)展推動了高壓集成電路HVIC的發(fā)展,功率MOS柵驅(qū)動集成電路是高壓集成電路的典型電路之一。眾所周知,許多功率半導(dǎo)體公司推出有從單相到三相的一系列驅(qū)動芯片以及內(nèi)置有這類電路的智能功率模塊。

這類HVIC將驅(qū)動高、低端功率管的絕大部分功能都集成在單一芯片中,核心是低壓CMOS與高壓LDMOS的集成,采用窄脈沖電平位移技術(shù)實現(xiàn)從低電壓向高電壓電平轉(zhuǎn)換而用于高端功率管控制,并采用自舉電容電路獲得高端驅(qū)動浮動電源[1],這使驅(qū)動電路設(shè)計大為簡化,成本降低,故在逆變器、伺服驅(qū)動等功率變換領(lǐng)域得到廣泛應(yīng)用。

閉鎖寄生效應(yīng)是功率集成電路普遍存在的問題,在一定工作條件下,開關(guān)噪聲會誘發(fā)HVIC閉鎖,導(dǎo)致芯片輸出失常,甚至毀壞芯片。本文就相關(guān)問題及防護措施進行了分析介紹。

1 內(nèi)部高端驅(qū)動形成原理

圖1是典型高壓半橋驅(qū)動芯片的內(nèi)部功能框圖。圖中M1和M2兩高壓LDMOS用于實現(xiàn)高壓電平位移,由于高端電路的地要求是浮動的,這里著重分析說明高端驅(qū)動形成的過程。

HIN高端邏輯控制信號經(jīng)施密特觸發(fā)器等電路送入脈沖發(fā)生器后轉(zhuǎn)變?yōu)榕c其上升沿和下降沿分別相對應(yīng)的Von和Voff兩路窄脈沖[2],然后通過高壓電平位移在M1和M2漏極產(chǎn)生相對于高端電源VB的Vset置位脈沖信號和Vrst復(fù)位脈沖信號,再經(jīng)脈沖濾波器反向和整形后(因漏極瞬態(tài)位移電流的影響,Vset和Vrst信號中會出現(xiàn)噪聲,引起電路的誤觸發(fā),所以要濾波整形[3])轉(zhuǎn)換為相對于浮動地VS的RS觸發(fā)器置位脈沖控制信號和復(fù)位脈沖控制信號,最后利用RS觸發(fā)器還原高端輸入邏輯控制信號,從而完成從邏輯地控制信號到高端浮動地驅(qū)動輸出的信號轉(zhuǎn)換。高壓電平位移電路采用脈沖觸發(fā)工作方式減小了芯片的功耗,主要信號波形如圖2所示。

圖1 高壓半橋驅(qū)動芯片內(nèi)部功能框圖

圖2 高端驅(qū)動形成時序圖

2 VS引腳電壓負過沖及影響

驅(qū)動器作為邏輯控制電路與功率開關(guān)的接口,其自身可靠性對功率變換系統(tǒng)有極大的影響。由于電平位移式HVIC結(jié)構(gòu)上不是完全電隔離的,主電路功率器件在高速開關(guān)大電流時產(chǎn)生的開關(guān)噪聲會對其造成影響,開關(guān)過程中VS引腳上的電壓負過沖會引起HVIC閉鎖,閉鎖發(fā)生時,高端驅(qū)動輸出鎖定,且不響應(yīng)輸入控制信號的變化,鎖定狀態(tài)難以預(yù)料[4],高端驅(qū)動輸出高或低都有可能。如圖3(b)所示,在t5閉鎖發(fā)生時刻,盡管此時控制邏輯要求高端輸出為低,但輸出卻為高;在圖3(c)中,t3閉鎖發(fā)生時刻,發(fā)生的情況正相反。前一種情況導(dǎo)致死區(qū)過后高低端兩路驅(qū)動輸出同時為高電平,造成橋臂直通,從而損壞功率器件和HVIC。

圖3 閉鎖時高端驅(qū)動輸出波形

圖4所示為帶寄生參數(shù)的典型半橋電路[5]。Lc1,Le1和Lc2,Le2集中代表了上下橋臂由器件內(nèi)部封裝連線、器件外引腳和PCB布線形成的寄生電感。橋輸出用于電機等感性負載時,由于電流相位滯后于電壓,在功率開關(guān)Q1由開通轉(zhuǎn)為關(guān)斷時,感性負載電流在死區(qū)時間內(nèi)通過下管Q2的續(xù)流二極管D2續(xù)流。換流期間di/dt的快速變化,考慮寄生電感的影響,VS對地電壓為:

VS=-VD2-(Le2+Lc2)dIFWdt+Le1dIHdt

(1)

式中:VD2為續(xù)流二極管的正向?qū)▔航?IH為上管關(guān)斷時的電流;IFW為二極管續(xù)流電流。

顯然,VS負過沖幅值取決于寄生參數(shù)和兩管電流的變化率,負載電流很大或發(fā)生過流時,變化率較大的di/dt會使VS端出現(xiàn)很大的負壓,甚至能將VB端電位也下拉到負電位,給驅(qū)動芯片正常工作帶來不利影響。驅(qū)動HVIC的負過沖耐量在器件數(shù)據(jù)手冊的建議工作條件(Recommended Operating Conditions )中有所規(guī)定,15 V工作電壓條件下,IR公司IR21××,IR22××系列的允許值為-5 V;Fairchild公司FAN7384的允許值為-9 V,這是高壓電平位移電路正常工作的要求[6]。

3 機理分析

從圖1結(jié)合圖2波形可以知道,M1或M2觸發(fā)導(dǎo)通時,電阻RD1,RD2的下拉電壓各自形成了Vset和Vrst脈沖,下拉幅度分別表示為Vm1和Vm2。因電容電壓不能突變,VB隨VS負過沖而下降,幅值Vm1和Vm2也勢必減小,當(dāng)VB下降很利害(甚至為負),即VS負過沖很大時,Vset和Vrst脈沖幅度變得很低,以至脈沖濾波器因門限要求不能拾取Vset和Vrst脈沖信息[7],高壓電平位移電路功能喪失導(dǎo)致高端輸出不受控,即HVIC閉鎖。另外,兩電阻的絕對大小決定了Vm1和Vm2的大小,兩者相對大小決定了兩路高壓電平位移電路各自正常工作范圍的寬窄,而RD1,RD2不可能做到完全一樣,顯然在一路失去作用臨界處另一路仍可正常工作,若換流期間的噪聲脈沖出現(xiàn)在HIN,正常起作用的那路脈沖就決定了驅(qū)動輸出HO的狀態(tài),且在所處整個死區(qū)維持不變,工藝上的起伏引起芯片之間RD1與RD2相對大小的起伏,使得閉鎖發(fā)生時鎖定狀態(tài)存在不確定性,但有一點可以肯定,如果RD1>RD2,閉鎖發(fā)生時,HO的狀態(tài)為高,換流死區(qū)過后,就會發(fā)生橋臂直通。

圖4中Dsub,Dp是HVIC內(nèi)部寄生二極管,其中Dsub是因HVIC結(jié)隔離(Junction Isolated)構(gòu)造而寄生的襯底二極管,這些二極管的正向?qū)ɑ蚍聪驌舸┮矔疠敵鰻顟B(tài)鎖定,甚至芯片毀壞。從圖4不難知道,VB因VS負過沖下降得很低或為負時,誘使Dsub正向?qū)úa(chǎn)生襯底電流Isub。Isub大小適度時,引起上述閉鎖效應(yīng);再有,寄生電感Lc1,Lc2及Le2上的感應(yīng)尖峰電壓將引起自舉電容C2過充電,襯底電流Isub 也經(jīng)Dsub對自舉電容充電,兩充電回路如圖4中虛線所示,VB與VS之間電壓一旦超過額定值,Dp擊穿誘發(fā)雪崩導(dǎo)致高端驅(qū)動輸出鎖定(Avalanche Induced CMOS Latch-up),進而HVIC毀壞。

圖4 典型主功率橋臂電路

4 電路級抑制措施

基于以上分析,電路應(yīng)用時,應(yīng)采取一些抑制保護措施來削弱開關(guān)噪聲的影響。

(1) 如圖4所示,在VS腳和半橋中點之間加入一電阻Re或電阻網(wǎng)絡(luò),可限制負過沖的幅度和Isub的大小。試驗表明,Re取值越大,效果越好,但Re阻值過大,可能在電路啟動時引起直通。因為電路啟動時自舉電容電荷為零,在Q1關(guān)斷,Q2開通時,VCC對自舉電容C2充電,充電浪涌電流在Re上產(chǎn)生的電壓通過HO和VS之間內(nèi)部ESD二極管饋送到Q1的柵源之間,如果此電壓大于Q1開啟電壓就發(fā)生橋臂直通,因此Re阻值必須滿足下式:

Re < R3VthVCC-VD3 -VQ2 -Vth

(2)

式中:VD3,VQ2分別為自舉二極管D3和下管Q2的導(dǎo)通壓降;Vth為Q2的開啟電壓。

以Fairchild公司Mini-DIP系列FSBB20CH60智能功率模塊為例,根據(jù)試驗結(jié)果,Re取值推薦在5~20 Ω之間。為了防止啟動時引起直通,推薦自舉電阻R3至少是Re的3倍。Re的加入,上管柵極電阻R1應(yīng)適當(dāng)減小或為零,以保證高端和低端柵極電阻相等。

上述提及的電阻網(wǎng)絡(luò)還有其他實現(xiàn)形式,文獻[8]做了詳盡對比實驗研究,表1給出的是用各種電路形式(注:電路左端接VS腳,右端接橋中點)實現(xiàn)閉鎖抑制和開關(guān)特性的對比結(jié)果。電路形式的選擇取決于系統(tǒng)的要求,第一種電路性能適中,結(jié)構(gòu)最簡,比較實用;如果兼顧系統(tǒng)開關(guān)性能,后兩種是較佳的選擇(Mini-DIP系列功率模塊的VS腳與各自上管的源極在模塊內(nèi)部并未聯(lián)接,給上述電路形式的選擇在設(shè)計上帶來了靈活性)。

表1 各種電阻網(wǎng)絡(luò)開關(guān)特性對比

(2) 除上述措施外,還可在COM腳和下管源極之間加入一電阻Rcom,與Re不同的是,自舉電容充電并不經(jīng)過該電阻,其阻值因而可選得大些,以有效限制流入襯底二極管Dsub的電流。Rcom阻值應(yīng)滿足下式:

RcomC2韙1

(3)

式中:t1是續(xù)流二極管D2續(xù)流時,IFW以變化率dIFW/dt增長的持續(xù)時間。另外,下管柵極電阻R2應(yīng)適當(dāng)減小,以滿足上下管驅(qū)動對稱性的要求。

(3) 在滿足上橋臂最長時間導(dǎo)通要求的基礎(chǔ)上,自舉電容量至少按設(shè)計值的一倍裕量選取,這可減小自舉電容過充電壓幅值。另外,為了保持電源電壓VCC穩(wěn)定,其去耦濾波電容C1取值至少比自舉電容C2大10倍,因在C2充電期間VCC的跌落有可能使襯底二極管提早導(dǎo)通[9]。

(4) PCB布線、元器件布局都要仔細優(yōu)化,盡可能減小主功率電路的分布參數(shù)。

5 結(jié) 語

針對VS過負壓而使驅(qū)動芯片出現(xiàn)誤觸發(fā)引起產(chǎn)品失效的問題,除上述電路應(yīng)用級措施外,各芯片廠家也在從芯片版圖設(shè)計、工藝等方面采取各種技術(shù)措施來避免、降低或消除閉鎖的發(fā)生。如IR公司提出在HVIC襯底與COM端之間集成襯底二極管Dsub的限流電阻Rcom;雙路高壓電平位移電路設(shè)計成復(fù)位優(yōu)先型,確保即便VS負過沖使得只有一路電平位移電路起作用,高端驅(qū)動輸出能預(yù)知為低(設(shè)計工藝時,把復(fù)位支路的漏極上拉電阻RD2做得比置位支路的漏極上拉電阻RD1大30 Ω左右;芯片內(nèi)部集成監(jiān)測VS負壓的傳感電路,一旦負壓超過規(guī)定值就復(fù)位高端RS觸發(fā)器,使高端驅(qū)動輸出為低[10])。三菱公司基于自身芯片也從版圖級和工藝級提出了十種抗閉鎖措施[11]。相信各種有效措施在新一代HVIC中的應(yīng)用會大大提高功率驅(qū)動電路的可靠性和系統(tǒng)整體性能。

參考文獻

[1]方健,李肇基,張正璠,等.電荷泵高端浮動自舉式H橋功率驅(qū)動電路[J].微電子學(xué),2000,30(3):162-165.

[2]艾俊華,何杞鑫,方紹華.半橋驅(qū)動器中高壓電平位移電路的研究[J].電力電子技術(shù),2005,39(1):109-111.

[3]喬明,方健,李肇基,等.1 200 V功率MOS柵驅(qū)動集成電路的設(shè)計[J].微電子學(xué),2004,34(2):138-141.

[4]Fairchild.Design and Application Guide of Bootstrap Circuit for High-Voltage Gate-Drive IC[EB/OL].http://www.fairchildsemi.com/an/AN/AN-6076.pdf,2008.

[5]Vjay M.Resistor in Series with Bootstrap Diode for Monolithic Gate Driver Device[P].US-P:5969964,1999.

[6]International Rectifier.New 1 200 V Integrated Circuit Changes the Way 3-phase Motor Driver Inverters are Designed[EB/OL].http://www.irf.com/technical-info/whitepaper/cic1200v.pdf,2008.

[7]David C T.Reset Dominant Level-shift Circuit for Noise Immunity[P].US-P:5514981,1996.

[8]Byoung C C.Inverter Circuit having Switching Device with Gate Driven by High-voltage Integrated Circuit[P].US-P:7095639,2006.

[9]Ajit D.High Voltage drives which Avoid-Vs Failure Modes[P].US-P:5801557,1998.

[10]Marco G.Negative N-epi Biasing Sensing and High Side Gate Driver Output Spurious Turn-on Prevention due to N-epi p-sub Diode Conduction during N-epi Negative Transient Voltage[P].US-P:2009000260,2009.

[11]Hatade.Semiconductor Device Capable of Avoiding Latch-up Breakdown Resulting from Negative Variation of Floating Offset Voltage[P].US-P:20080265334,2008.

作者簡介 王友軍 男,1965年出生,貴州都勻人,碩士,副教授。從事信號與系統(tǒng)專業(yè)基礎(chǔ)教學(xué)和科研工作。