下代制程何去何從制造工藝發(fā)展史回顧

九門奇人

32nm成為公認(rèn)的未來發(fā)展方向

目前半導(dǎo)體廠商所面臨的挑戰(zhàn)之一，就是工程師已經(jīng)無法自如應(yīng)用很多決定性能密度以及功耗的重要參數(shù)。在45nm制程這一節(jié)點(diǎn)上，在做到漏電控制的同時(shí)，物理柵極的厚度已經(jīng)再無法減少了。一旦硅氧氮化物(錫永)柵極材料變薄，就會(huì)使得漏電不斷增加。于是相關(guān)改進(jìn)意見非常清楚了，這就是半導(dǎo)體技術(shù)未來需要從SiON向H。gh-K／metel柵極發(fā)展，以保持Effective Oxide Thickness(EOT)的連續(xù)性，同時(shí)實(shí)現(xiàn)32nm及更精細(xì)的氧化物物理層厚度。

當(dāng)年Intel曾展示了使用了45nm High-K／metel柵極來截止電流。自2007年未，Intel已經(jīng)推出了基于45nm工藝的處理器產(chǎn)品(Penryn)，而該公司在2007年公布的IEEDM報(bào)告，也是半導(dǎo)體界首次對High-K／metel柵極所能獲得的成就進(jìn)行展望。

而在EDM大會(huì)的處理器技術(shù)會(huì)議上，業(yè)界的焦點(diǎn)變成了向32nm轉(zhuǎn)移。會(huì)上出現(xiàn)了五種不同的有關(guān)32nm--藝的論文，不過每篇都是基于High-k柵電介質(zhì)Metal Gate，實(shí)現(xiàn)了在增加管線控制的同時(shí)減少漏電。向HIgh-K／metal柵極的轉(zhuǎn)移，對于整個(gè)業(yè)界來說絕對是一次挑戰(zhàn)，并且將會(huì)加速芯片產(chǎn)業(yè)的整合。這成為了其中幾個(gè)45nm前忠實(shí)擁護(hù)者的轉(zhuǎn)折點(diǎn)，他們最終選擇了發(fā)展新的工藝技術(shù)。

無論是德州儀器或者是富士通，都是以高性能的工藝技術(shù)而聞名，并且與多家實(shí)力強(qiáng)勁的CPU設(shè)計(jì)團(tuán)隊(duì)擁有合作關(guān)系。這兩家公司在代工合作伙伴的選擇上都是TSMC，無論這樣的決定是否因?yàn)镠Igh-K／metal技術(shù)高昂的開發(fā)成本，但是現(xiàn)在的情況對于兩家公司而言都不會(huì)感到輕松。目前這兩家公司承受著沉重的財(cái)政壓力，而工藝的發(fā)展與升級的代價(jià)則無法想象的高昂。

所有的人都會(huì)同意High-K／metel柵極需要CMOS技術(shù)繼續(xù)有效的發(fā)展。不過這里幾家公司之間也存在激烈的討論，也就是關(guān)于什么是柵極堆棧最佳技術(shù)方面的討論。這里主要有兩種方法，分別為“gate first”和“gate Iast”。Intel是“gate last”的堅(jiān)定支持者，而其他公司則傾向于使用“gate first”技術(shù)。

Intel的45nm工藝已經(jīng)被多家不同的逆向工程公司所分析，而其“gate first”32nm工藝自然也被徹底得進(jìn)行了檢驗(yàn)。結(jié)果就是，“gate replacement”(gate last)很少有技術(shù)夠應(yīng)用在“gate first”工藝上，比如硅基與High-K柵極之間的第一個(gè)中間層，而其他技術(shù)無法使用。

比較起來，“gate first”與當(dāng)前的SiON柵極和多晶硅柵極堆棧(polysilicon gate stacks)有些相似?；贖igh－K halfnium的柵極和金屬電極材料都不是傳統(tǒng)材料，“gate first”技術(shù)的一個(gè)難題就是，找出能夠抵抗高溫的晶體管堆棧(超過1000攝氏度)，而且還需要與適變技術(shù)要求一致?！癵ate first”技術(shù)的支持者表示，該技術(shù)更簡單并且可以更好地適應(yīng)將來節(jié)點(diǎn)的發(fā)展。

兩次圖形曝光技術(shù)是關(guān)鍵

隨著工藝的不斷提升，在沒有找到193nm ArF光源的替代之前，印刷技術(shù)正面臨著越來越嚴(yán)竣的考驗(yàn)。這里有兩種改善方案：減少k1或者增加數(shù)值孔徑(NumericaAperture)。去年幾乎所有的半導(dǎo)體廠商(除了Intel)，均宣布將會(huì)在45nm節(jié)點(diǎn)使用ImmersionLlthography(沉浸式光刻)技術(shù)來滿足未來的需求，大家最熟悉的可能就要算AMD的羿龍龍Ⅱ處理器了。

為了獲得32nm工藝上期望的尺寸值業(yè)界統(tǒng)一的意見認(rèn)為，兩次圖形曝光是所需要的光刻技術(shù)。來自東芝和NEC的相關(guān)論文，也顯示了標(biāo)準(zhǔn)單次曝光的不適應(yīng)性。幸運(yùn)的是，兩次圖形曝光光刻工具要比沉浸式光刻破裂要少。當(dāng)然另一個(gè)問題就是，當(dāng)未來推出22nm工藝之后，會(huì)需要什么樣的額外技術(shù)。

最新生產(chǎn)工藝技術(shù)對比

在制程工藝中，往往通過對比當(dāng)前高精度芯片技術(shù)下的NFET(X-axis)和PFET(Y-axis)性能來評定優(yōu)劣。從結(jié)果來看，IBM和Intel的晶體管性能最強(qiáng)，其中Intel PMOS性能高出7％。這也表示Intel、IBM和AMD設(shè)計(jì)團(tuán)隊(duì)的設(shè)計(jì)基礎(chǔ)是基本接近的。根據(jù)介紹，Inte將會(huì)在2009年晚些時(shí)候推出32nm工藝，這要比IBM和AMD領(lǐng)先將近一年。這也意味著在將近一年的時(shí)間里，Intel將會(huì)擁有性能上的優(yōu)勢。

IBM 45nm High-K／metal柵極SOI工藝給人的印象相當(dāng)深刻，基本上體現(xiàn)了32nm工藝的性能。不過從描述來看應(yīng)該是以研究為主，可能并不會(huì)實(shí)際生產(chǎn)。不過令人驚訝的是，Intel較老的45nm High-K／metal工藝則經(jīng)受住了考驗(yàn)。當(dāng)然如果讓其與32nm High-K／metal工藝進(jìn)行競爭，是肯定沒有指望的。

IBM與TSMC均展示了32nm bulk工藝出色的性能，以及相對于當(dāng)前45nm工藝的提升。IBM與TSMC兩家公司基本相同，但是有略有區(qū)別，其中TSMC的PFETs性能更好，但是在NFET性能上要略遜一籌。

32nm制程繼續(xù)引領(lǐng)芯片革命

再次回到我們熟悉的DIY領(lǐng)域，目前行業(yè)巨頭Intel即將發(fā)布具備業(yè)界領(lǐng)先特性的32nm邏輯技術(shù)，同時(shí)Intel也是第一家演示了可運(yùn)行32nm處理器的廠商。目前Intel的32nm工藝已經(jīng)準(zhǔn)備就緒，計(jì)劃于2009年第四季度投入生產(chǎn)，這項(xiàng)工藝的CPU和SoC版本即將推出。作為一家芯片集成電路制造商，Intel憑借強(qiáng)大研發(fā)使我們能夠繼續(xù)按照每兩年的發(fā)展節(jié)奏繼續(xù)推出未來幾代的芯片制程技術(shù)。至于下一代制程技術(shù)何時(shí)真正成熟，讓我們拭目以待吧。

知識(shí)鏈接：什么是制程工藝

通常我們所說的CPU“制作工藝”指的是在生產(chǎn)CPU過程中，要加工各種電路和電子元件。精度越高，生產(chǎn)工藝越先進(jìn)。在同樣的材料中可以制造更多的電子元件，連接線也越細(xì)，提高CPU的集成度，CPU的功耗也越小。

制造工藝的納米是指IC內(nèi)電路與電路之間的距離。制造工藝的趨勢是向密集度愈高的方向發(fā)展。密度愈高的IC電路設(shè)計(jì)，意味著在同樣大小面積的IC中，可以擁有密度更高、功能更復(fù)雜的電路設(shè)計(jì)。微電子技術(shù)的發(fā)展與進(jìn)步，主要是靠工藝技術(shù)的不斷改進(jìn)，使得器件的特征尺寸不斷縮小，從而集成度不斷提高。功耗降低，器件性能得到提高。

總體來說，更先進(jìn)的制成工藝需要更久的研制時(shí)間和更高的研制技術(shù)，但是更先進(jìn)的制成工藝可以更好地提高中央處理器的性能，并降低處理器的功耗，另外還可以節(jié)省處理器的生產(chǎn)成本，以便降低售價(jià)。