基于開關(guān)瞬態(tài)振蕩過程的半導(dǎo)體器件輸出結(jié)電容測量方法研究

摘" 要：

半導(dǎo)體器件輸出結(jié)電容隨電壓的升高非線性變化。為準(zhǔn)確提取高壓工況下輸出結(jié)電容，提出一種基于開關(guān)瞬態(tài)振蕩過程的半導(dǎo)體器件輸出結(jié)電容測量方法。首先，探討器件關(guān)斷瞬態(tài)激發(fā)的高頻振蕩特征與結(jié)電容的數(shù)學(xué)關(guān)系，并形成對應(yīng)的測量步驟。其次，從寄生電感、寄生電阻2個方面對影響精度的因素進(jìn)行討論。最后，搭建測試平臺，對不同型號及封裝的半導(dǎo)體器件進(jìn)行測量結(jié)果的驗證。實驗表明，所提方法能夠測量器件額定工作點處的輸出結(jié)電容值，具有測試一致性高、可擴(kuò)展性強等優(yōu)勢。

關(guān)鍵詞：

非線性; 關(guān)斷振蕩; 輸出結(jié)電容; 高壓半導(dǎo)體器件

中圖分類號： TM401+.1

文獻(xiàn)標(biāo)志碼： A

文章編號： 2095-8188（2024）10-0042-06

DOI：

10.16628/j.cnki.2095-8188.2024.10.007

李昊陽（2002—），男，研究方向為電力電子技術(shù)。

鄭艷文（1983—），男，高級工程師，博士，主要從事大容量變流器設(shè)計方法及應(yīng)用研究。

李" 皓（1990—），男，高級工程師，主要從事水下特種能源動力系統(tǒng)設(shè)計工作。

*基金項目：中央高校基本科研業(yè)務(wù)費專項資金資助（226-2024-00072）

Research on Measurement Method for Output Junction Capacitance of Semiconductor Devices Based on Transient Switching Oscillation Process

LI Haoyang1，" ZHENG Yanwen2，" LI Hao3，" CHEN Ruiwen1，" HU Sideng1

（1.College of Electrical Engineering， Zhejiang University， Hangzhou 310027， China;

2.Wolong Electric Group Co.，Ltd.，Shaoxing 312300，China;

3.CSSC Kunming Branch of the 705 Research Insititute， Kunming 650033， China）

Abstract：

The output capacitance of semiconductor devices exhibits nonlinear changes with increasing voltage.In order to accurately extract the output junction capacitance under high voltage operating conditions，a measured method for the output junction capacitance of semiconductor devices based on the transient switching oscillation process is proposed.Firstly，the mathematical relationship between the high frequency oscillation frequency of device turnoff transient excitation and the junction capacitance are explored，and the corresponding extraction steps is formed.Secondly，the factors affecting the accuracy are discussed from the perspectives of parasitic inductance and parasitic resistance.Finally，a testing platform is built and the extraction results of semiconductor devices of different models and packages are verified.The experiment shows that the proposed method can extract the output junction capacitance value at the rated operating point of the device，and has advantages such as high testing consistency and strong scalability.

Key words：

non linearity; turn off oscillation; output junction capacitance; high voltage semiconductor devices

0" 引" 言

高壓半導(dǎo)體器件輸出結(jié)電容的隨電壓非線性變化，給功率器件的設(shè)計與應(yīng)用帶來了一系列挑戰(zhàn)。在高壓高頻應(yīng)用中，由于輸出結(jié)電容的非線性變化，軟開關(guān)的能量損耗難以準(zhǔn)確測量［1］。在高降壓比全橋直流直流（DC-DC）變換器中，一次側(cè)開關(guān)管的輸出結(jié)電容可以將變換器效率提高2%～4%［2］，但輸出結(jié)電容隨電壓的非線性變化使得計算損耗與效率評估變得十分困難［3］。因此，準(zhǔn)確提取相應(yīng)工況下高壓半導(dǎo)體器件的輸出結(jié)電容值對于優(yōu)化功率器件性能、提高系統(tǒng)效率至關(guān)重要。

當(dāng)前，半導(dǎo)體器件輸出結(jié)電容的測量方法主要可分為儀器法、電路法以及仿真法3類。儀器法通常利用小電容測量儀［4-5］、阻抗分析儀等專用儀器進(jìn)行測量。小電容測量儀的測量結(jié)果可靠，但多用于低壓工況下的結(jié)電容測量;阻抗分析儀雖然能夠測量高壓工況下的輸出結(jié)電容，但設(shè)備本身的寄生電感在高壓高頻條件下可能引入較大誤差［6］。電路法通常依賴于穩(wěn)態(tài)電路的解析表達(dá)式，通過間接計算得到輸出結(jié)電容值。有學(xué)者借助鎖相放大器和無感高精度、高穩(wěn)定電阻，將結(jié)電容的測量轉(zhuǎn)換為電壓的測量［7］。但由于輸入電壓限制在0～20 V，因此無法提取高壓工況下的器件結(jié)電容。仿真法通常需要借助TCAD、Multiphysics等商業(yè)仿真軟件［8］，可以對器件結(jié)構(gòu)進(jìn)行較為精確的建模［9］，但參數(shù)復(fù)雜，泛用性較差［10］。

圍繞以上有關(guān)提取高壓半導(dǎo)體器件輸出結(jié)電容的分析與挑戰(zhàn)，本文提出一種基于關(guān)斷瞬態(tài)高頻振蕩特征的輸出結(jié)電容提取方法。其特點在于以換流回路為基礎(chǔ)，通過器件串聯(lián)結(jié)構(gòu)拓寬測量電壓的范圍，通過限制振蕩幅度避免結(jié)電容非線性特點對結(jié)果的干擾，并提取頻域特征計算得到結(jié)果，保證測量的精度和魯棒性。

1" 基于關(guān)斷振蕩頻率的結(jié)電容測量方法

1.1" 換流回路關(guān)斷暫態(tài)分析

換流回路的電路結(jié)構(gòu)與等效電路如圖1所示［11-12］。

換流回路的電路結(jié)構(gòu)中，VT為金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET），Coss為MOSFET的等效輸出結(jié)電容。在VT關(guān)斷過程中，當(dāng)其漏源極電壓uds上升至母線電壓Udc后，電流iload將換流至二極管VDH。由于電路中寄生電感Lloop的存在，器件漏源極之間會形成高頻的電壓與電流振蕩現(xiàn)象，其振蕩瞬態(tài)等效電路如圖1（b）。通過對其電壓波形進(jìn)行采樣和頻譜分析，可以獲得其振蕩角頻率ω0，滿足：

ω0=1LloopCoss-R2loop4L2loopα=Rloop2Lloop（1）

同時，式（1）可以用ω0、α與諧振角頻率ωr三者之間的約束關(guān)系來簡化，得到：

ω0=ω2r-α2≈ωr=1LloopCoss（2）

當(dāng)電路參數(shù)設(shè)計滿足α2ω2r時，可忽略α，即忽略寄生電阻對測量結(jié)果的影響，用諧振角頻率ωr近似替代ω0。

式（1）和式（2）表明，時域波形在關(guān)斷瞬態(tài)過程中呈現(xiàn)角頻率為ω0的欠阻尼振蕩形式，且ω0由寄生參數(shù)Lloop、Rloop與Coss決定。若已知Lloop、Rloop與關(guān)斷振蕩角頻率，Coss可由式（1）和式（2）計算得到。

1.2" 半導(dǎo)體器件輸出結(jié)電容測量方法

圖1中通常采用單一MOSFET，存在耐壓不足、難以覆蓋器件全應(yīng)用工況的問題。因此本文采用MOSFET串聯(lián)結(jié)構(gòu)，從而有效提高開關(guān)模塊的耐壓值，拓寬測量電壓的范圍。測量平臺電路原理圖如圖2所示。3個MOSFET先串聯(lián)構(gòu)成測試橋臂，然后與待測器件并聯(lián)。

在測量平臺中，VT1～VT3代表3個串聯(lián)的MOSFET，串聯(lián)后的總輸出結(jié)電容記為Cserial。DUT為待測半導(dǎo)體器件。在測量過程中，DUT門極接地，保持關(guān)斷狀態(tài)。設(shè)計測量平臺參數(shù)滿足式（2）中α2ω2r，即可忽略寄生電阻的影響，振蕩角頻率依照式（2）計算。

本測試平臺用于提取輸出結(jié)電容的方法分為3步。首先，將DUT所在端口開路，提取此時關(guān)斷瞬態(tài)的振蕩頻率，記為f0。其次，在DUT所在端口連接一個已知結(jié)電容值的高穩(wěn)定電容Ccons，提取此時關(guān)斷瞬態(tài)振蕩頻率，記為f1。最后，將DUT連入電路中，提取關(guān)斷瞬態(tài)振蕩頻率，記為f2。測量步驟等效電路如圖3所示。

根據(jù)式（2），f0～f2滿足：

f0=12πCserialLloopf1=12π（Cserial+Ccons）Lloopf2=12π（Cserial+Coss）Lloop（3）

通過解方程組，輸出結(jié)電容Coss的解析表達(dá)式為

Coss=Cconsf 21（f 20-f 22）f 22（f 20-f 21）（4）

當(dāng)測量平臺參數(shù)Cserial和Lloop已知時，只需測定包含待測器件的關(guān)斷振蕩頻率f2即可，此時Coss的解析表達(dá)式為

Coss=14π2f 22Lloop-Cserial（5）

綜上，可以歸納得到利用關(guān)斷瞬態(tài)振蕩頻率的輸出結(jié)電容提取步驟。輸出結(jié)電容提取實驗流程圖如圖4所示。

本節(jié)所提出的結(jié)電容測量方法使用MOSFET串聯(lián)結(jié)構(gòu)，拓寬了測量電壓的范圍。通過提取高頻振蕩的頻率間接計算器件結(jié)電容的方法精度較高，測量帶寬較寬，對探頭性能要求較低。

2" 影響提取精度的因素分析

2.1" 寄生電感對精度的影響

在母線電壓為20～600 V的范圍內(nèi)，通過方程組可以計算得到同一實驗平臺的寄生電感Lloop隨電壓變化的曲線。不同母線電壓下的寄生電感測量值如圖5所示。由圖5可知，寄生電感的極大值為0.568 μH，極小值為0.540 μH，平均值為0.553 μH，相對波動最大為2.71%。測量結(jié)果表明，寄生電感的數(shù)值與母線電壓的變化無關(guān)。

針對外界因素可能引起的寄生電感測量誤差問題，根據(jù)圖2的原理圖搭建仿真電路，并采用蒙特卡洛方法進(jìn)行研究。通過在區(qū)間0.553（1±2%） μH

范圍內(nèi)隨機(jī)改變寄生電感值，對1 000組在50 pF～1 nF內(nèi)隨機(jī)分布的Coss進(jìn)行參數(shù)提取和誤差分析。寄生電感測量波動引入的誤差如圖6所示。

由圖6可知，由Lloop波動引起的結(jié)電容提取最大偏差為4.42%，并且測量結(jié)果偏差＜3.00%的比例超過75%。采用多次求解Lloop并取平均值的方法，可以有效降低Lloop的隨機(jī)誤差，從而減小其對測量結(jié)果的影響。

2.2" 寄生電阻對精度的影響

在使用式（2）進(jìn)行頻率提取時，忽略了寄生電阻對測量結(jié)果的潛在影響。因此在本節(jié)中，假設(shè)寄生電阻為0.01～1.00 Ω，針對輸出結(jié)電容為500 pF的待測器件進(jìn)行誤差分析。忽略寄生電阻引入的誤差如圖7所示。

由圖7可見，測試平臺寄生電阻＜1 Ω時，測量結(jié)果造成的最大偏差＜1%，表明采用式（2）作為輸出結(jié)電容提取的理論基礎(chǔ)不會對提取結(jié)果精度造成較大影響。

3" 測量裝置與實驗驗證

3.1" 測量裝置搭建

根據(jù)圖3的電路拓?fù)?，進(jìn)行搭建。測試裝置實物如圖8所示。串聯(lián)結(jié)構(gòu)采用3個耐壓為1 200 V的MOSFET，回路中續(xù)流二極管VDH采用4個1 200 V/54.5 A的二極管串聯(lián)。為保證在測試過程中母線電壓的穩(wěn)定性，母線電容選用參數(shù)為3.3 kV/267 μF的電容組。

3.2" 額定電壓600 V MOSFET結(jié)電容測量實驗

為驗證本方法的測量精度，選擇型號為IPW60R040C7的MOSFET作為待測器件，其額定電壓為600 V。600 V耐壓器件通常工作在300 V左右的電壓下，因此本實驗從母線電壓100 V開始，逐步增加至300 V，依照1.2節(jié)的提取步驟依次進(jìn)行實驗。母線電壓為200 V的實驗波形如圖9所示。

對3種情況下的關(guān)斷振蕩頻率進(jìn)行提取，可以得到f0=7.580 MHz，f1=7.434 MHz，f2=4.444 MHz。將參數(shù)值代入式（4），可計算得到Coss=85.2 pF。以此類推，600 V耐壓MOSFET輸出結(jié)電容曲線如圖10所示;600 V耐壓提取結(jié)果誤差分析如表1所示。

由圖10和表1可知，在此開關(guān)管的常用工作電壓區(qū)間內(nèi)，其測量相對誤差均＜3%，表明此方法對MOSFET輸出結(jié)電容的測量精度較好。

3.3" 額定電壓3.3 kV MOSFET模塊輸出結(jié)電容測量實驗

為驗證本測量方法在高壓工況下的有效性，待測器件選用耐3.3 kV高壓的MOSFET模塊。由于3.3 kV的MOSFET器件通常工作在約1.5 kV的電壓下，母線電壓限定在800～1 600 V范圍內(nèi)。3.3 kV耐壓MOSFET輸出結(jié)電容曲線如圖11所示;3.3 kV耐壓提取結(jié)果誤差分析如表2所示。

由表2可知，在此MOSFET的常用工作區(qū)間內(nèi)，測量相對誤差均＜3%，表明此方法在高壓工況下對輸出結(jié)電容的測量效果較好。

3.4" 額定電壓650 V Si IGBT輸出結(jié)電容測量實驗

由于待測器件始終處于關(guān)斷狀態(tài)，其可等效為一個隨著母線電壓變化而變化的可變電容。任何具備這一特征的半導(dǎo)體器件均可在本提取裝置中進(jìn)行輸出結(jié)電容測量。為驗證本實驗方法的泛用性，選用型號為IKW75N65EH5的Si IGBT作為待測器件，其額定電壓為650 V。650 V耐壓IGBT輸出結(jié)電容曲線如圖12所示。圖12中常用工作電壓區(qū)間100～400 V，進(jìn)行提取結(jié)果與阻抗分析儀測量結(jié)果對比。IGBT輸出結(jié)電容提取結(jié)果誤差分析如表3所示。實驗所用阻抗分析儀型號為KEYSIGHT B 1505a。

由表3可知，此方法測量Si IGBT的相對誤差依然控制在3%以內(nèi)，表明任何可以等效為壓敏電容的半導(dǎo)體器件均可在本實驗平臺中進(jìn)行結(jié)電容提取，且在工作區(qū)間內(nèi)精度較高。

4" 結(jié)" 語

本文提出了一種以換流回路為基礎(chǔ)，基于關(guān)斷瞬態(tài)過程中高頻振蕩特征的高壓半導(dǎo)體輸出結(jié)電容提取方法。通過分析換流回路關(guān)斷瞬態(tài)過程的暫態(tài)特性，確定了半導(dǎo)體器件關(guān)斷瞬間回路振蕩頻率信息與待測半導(dǎo)體輸出結(jié)電容之間的解析關(guān)系，從而構(gòu)建了全新的輸出結(jié)電容提取方法，并從頻率提取、回路寄生電感、寄生電阻3個方面進(jìn)行了精度分析。為驗證所提方法的有效性與泛用性，選用不同種類、耐壓的半導(dǎo)體器件或模塊作為待測器件進(jìn)行驗證。實驗結(jié)果表明，所提方法在不同器件各自的工作區(qū)間內(nèi)具有較小的測量誤差，并且在測量過程中，平臺參數(shù)的測量準(zhǔn)確度受環(huán)境影響較小。該方法為高壓半導(dǎo)體器件的工況分析、行為預(yù)測以及軟開關(guān)損耗計算提供了有效的手段。

【參 考 文 獻(xiàn)】

［1］" XIONG Y， SUN S， JIA H， et al.New physical insights on power MOSFET switching losses［J］.IEEE Transactions on Power Electronics，2009，24（2）：525-531.

［2］" CUI Y T， ZHANG W M， TOLBERT L M， et al.Efficiency impact of MOSFET output junction capacitance on a high step down ratio phase shift full bridge DC/DC converter［C］//2015 IEEE Applied Power Electronics Conference and Exposition（APEC），2015：2083-2089.

［3］" 金寧德，王海欣，黃海宏.移相全橋逆變器-同步整流變換器系統(tǒng)的研究［J］.電器與能效管理技術(shù)，2020（11）：65-69.

［4］" 金愛華.電容測量儀的設(shè)計［J］.現(xiàn)代電子技術(shù)，2001（2）：21-24.

［5］" 褚秀清.一種微小電容測量儀：CN106324361A［P］.2015-07-07.

［6］" 蔡雨萌，趙志斌，徐子珂，等.阻抗分析儀測量功率MOSFET器件柵極分離電容C-V特性的誤差分析及調(diào)控方法［J］.電工技術(shù)學(xué)報，2022，37（12）：3016-3037.

［7］" 周潔.鎖相放大器用作半導(dǎo)體結(jié)電容測量［J］.物理，1978（2）：111-112.

［8］" 許文浩.考慮界面和參數(shù)特性的SiC MOSFET建模及開關(guān)性能研究［D］.西寧：青海大學(xué)，2023.

［9］" 王梓丞，賴耀康，王浩南，等.基于圖形化修正的SiC MOSFET等效建模方法［J］.電器與能效管理技術(shù)，2022（4）：6-11.

［10］" WEN Y， YANG Y， GAO Y.Model parameter calibration method of SiC power MOSFETs behavioral model［J］.IET Power Electronics，2020，13（3）：426-435.

［11］" 胡斯登，陳瑞文，楊麒籌，等.基于開關(guān)瞬態(tài)高頻振蕩特征的寄生參數(shù)提取原理與實現(xiàn)方法研究［J］.中國電機(jī)工程學(xué)報，2024，44（12）：4869-4878.

［12］" 王明陽.功率變換器瞬態(tài)換流回路參數(shù)提取方法與關(guān)鍵特性研究［D］.杭州：浙江大學(xué)，2021.

收稿日期： 20240705