串行鏈路IBIS-AMI模型信號完整性分析及優(yōu)化

摘 要：為解決高速串行鏈路通信時由于均衡器未精細(xì)配置導(dǎo)致的信號完整性問題，通過研究ＩＢＩＳＡＭＩ 模型均衡結(jié)構(gòu)對信號完整性的影響，使用田口試驗(yàn)法建立仿真試驗(yàn)，實(shí)現(xiàn)各均衡參數(shù)優(yōu)化，解決了均衡器參數(shù)需要精細(xì)配置的問題。建立并分析一階線性模型，對最佳參數(shù)組合下的眼圖做出預(yù)測，并將仿真值與預(yù)測值進(jìn)行對比，驗(yàn)證了最佳參數(shù)組合的準(zhǔn)確性。在最佳均衡參數(shù)下，發(fā)射端與接收端得到的預(yù)測值和仿真值最大偏差不超過６％ ，證明了該最佳參數(shù)組合是準(zhǔn)確的。眼圖擴(kuò)張程度提升了２５％ ，信號質(zhì)量明顯變好，為系統(tǒng)驅(qū)動程序設(shè)置與信號完整性研究提供了較好的指導(dǎo)與參考。

關(guān)鍵詞：信號完整性；ＩＢＩＳＡＭＩ；田口試驗(yàn)；高速串行鏈路；眼圖

中圖分類號：ＴＮ４０３ 文獻(xiàn)標(biāo)志碼：Ａ 開放科學(xué)（資源服務(wù)）標(biāo)識碼（ＯＳＩＤ）：

文章編號：１００３－３１０６（２０２４）０４－０８８２－１０

０ 引言

隨著信息時代的迅速發(fā)展，電子產(chǎn)品的市場競爭壓力與日俱增，模塊間串行傳輸?shù)目偭颗c速率也大大提升，這導(dǎo)致了傳輸信號時發(fā)生失真和衰減。為解決此問題同時保證功能的可靠性，需要在產(chǎn)品正式進(jìn)入生產(chǎn)階段之前對其進(jìn)行一系列信號完整性仿真以及測試，并且對發(fā)射端與接收端同時或者分別進(jìn)行均衡處理，以補(bǔ)償損失的信號。在高速鏈路仿真過程中，為了精確模擬芯片的電氣行為并保護(hù)知識產(chǎn)權(quán)，通常加載ＩＢＩＳ （Ｉ ／ Ｏ Ｂｕｆｆｅｒ ＩｎｆｏｒｍａｔｉｏｎＳｐｅｃｉｆｉｃａｔｉｏｎ）模型［１－３］作為芯片的發(fā)射端與接收端。ＩＢＩＳ 模型由器件內(nèi)部的電氣參數(shù)所構(gòu)成，主要用于表征器件的“Ｖ-Ｉ”和“Ｖ-ｔ”特性曲線。由于信號數(shù)據(jù)率的提升，信號失真的問題愈發(fā)嚴(yán)重，解決方法即在發(fā)射與接收端加入均衡技術(shù)，但傳統(tǒng)的ＩＢＩＳ 模型無法描述復(fù)雜的均衡算法，因此使用ＡＭＩ（Ａｌｇｏｒｉｔｈｍｉｃ Ｍｏｄｅｌｉｎｇ Ｉｎｔｅｒｆａｃｅ）模型進(jìn)行均衡算法描述，共同構(gòu)成了ＩＢＩＳ-ＡＭＩ［４］模型。

高速信號在鏈路中傳輸時，極易出現(xiàn)信號完整性問題［５］，如串?dāng)_、反射［６］和碼間干擾等，導(dǎo)致數(shù)據(jù)傳輸丟失與錯誤，影響系統(tǒng)正常工作。ＩＢＩＳ-ＡＭＩ 模型可以描述出現(xiàn)階段芯片的所有行為特征，并具有靈活性、高效性和兼容性的特點(diǎn)，為鏈路的信號完整性仿真與研究提供了重要研究基礎(chǔ)。國外通過加載ＩＢＩＳ-ＡＭＩ 模型對信號完整性的研究處于領(lǐng)先地位。文獻(xiàn)［７］對速率為１０ Ｇｂ ／ ｓ 高速ＰＣＢ 中串行鏈路的串?dāng)_問題進(jìn)行了研究，研究差分微帶線在不同間隔下的串?dāng)_大小，并且通過ＩＢＩＳ-ＡＭＩ 模型驗(yàn)證了優(yōu)化信號的可能性。文獻(xiàn)［８］針對１０ Ｇｂ ／ ｓ 光電鏈路并基于熱速率方程和實(shí)測曲線建立了ＶＣＳＥＬ 模型，建立了整個光鏈路的行為模型，再將行為模型轉(zhuǎn)換為ＩＢＩＳ-ＡＭＩ 模型，作為轉(zhuǎn)驅(qū)模型加入到整個光電鏈路中，有效地預(yù)測和指導(dǎo)高速串行鏈路中信號衰減和失真，可以廣泛分析板間光電高速光電鏈路的信號完整性，與實(shí)測眼圖相比其仿真結(jié)果更加準(zhǔn)確。從現(xiàn)有的文獻(xiàn)上看，ＩＢＩＳ-ＡＭＩ 已經(jīng)成為了串行鏈路仿真的標(biāo)準(zhǔn)模型，并在工程應(yīng)用中發(fā)揮了巨大作用，但對于如何調(diào)整ＩＢＩＳ-ＡＭＩ 模型參數(shù)才能發(fā)揮最大均衡效果，各種文獻(xiàn)或仿真說明均未提及。因此，為填補(bǔ)ＩＢＩＳ-ＡＭＩ 均衡參數(shù)需要精細(xì)調(diào)整的空白，進(jìn)一步擴(kuò)張眼圖，為系統(tǒng)設(shè)計留出充足的裕量，有必要對其均衡結(jié)構(gòu)以及參數(shù)優(yōu)化進(jìn)行研究。

本文以某一系統(tǒng)級封裝芯片中的一對ＰＣＩＥ 串行差分傳輸鏈路與ＩＢＩＳ-ＡＭＩ 模型作為研究對象，在串行差分傳輸鏈路中加載ＩＢＩＳ-ＡＭＩ 模型作為鏈路發(fā)射端與接收端。在此基礎(chǔ)上，研究ＩＢＩＳ-ＡＭＩ 模型的發(fā)射端與接收端均衡對信號完整性的影響，并通過田口試驗(yàn)預(yù)測最佳參數(shù)組合。得到最優(yōu)參數(shù)組合后，對結(jié)果進(jìn)行預(yù)測與分析，驗(yàn)證優(yōu)化方案的準(zhǔn)確性，為ＩＢＩＳ-ＡＭＩ 模型參數(shù)優(yōu)化提供方法指導(dǎo)。

１ 串行鏈路模型與ＩＢＩＳ-ＡＭＩ 模型

建立的三維電磁模型是一對ＰＣＩＥ 串行差分傳輸鏈路，包括ＢＧＡ 焊點(diǎn)、過孔、差分傳輸線和焊盤，其中ＢＧＡ 焊點(diǎn)高為０． ２１０ ｍｍ，直徑為０． ２５ ｍｍ；過孔直徑為０． ２５ ｍｍ；差分傳輸線的線寬為０． ２ ｍｍ，間距為０． ６ ｍｍ，長度為２７０ ｍｍ；焊盤為０． ４ ｍｍ；信號層厚度為１５ μｍ，介質(zhì)層寬度為３０ μｍ，最大介質(zhì)層厚度為０． ８２ ｍｍ；介質(zhì)材料介電常數(shù)為４． ４，損耗角為０． ００８。

為了對該差分傳輸鏈路模型進(jìn)行更為精確的分析，使用ＡＮＳＹＳ ＨＦＳＳ［９］軟件進(jìn)行三維電磁建模并進(jìn)行仿真，得到該鏈路在在５ 倍信號帶寬內(nèi)的損耗大小以及Ｓ 參數(shù)模型。該鏈路在速率為８ Ｇｂ ／ ｓ 時的插入損耗大小約為－８ ｄＢ。圖１ 是該串行鏈路三維電磁仿真模型。

所使用的ＩＢＩＳ-ＡＭＩ 模型的發(fā)射端為一個三抽頭前饋均衡器，接收端由自動增益控制模塊、連續(xù)時間線性均衡器和判決反饋均衡器組成［１０］。主要參數(shù)以及功能描述如表１ 所示。

使用Ｃａｄｅｎｃｅ ｓｉｇｒｉｔｙ［１１］鏈路仿真工具建立完整仿真模型，具體建模方法是將串行鏈路通過ＨＦＳＳ進(jìn)行三維全波仿真后得到Ｓ 參數(shù)模型，再通過仿真工具ｓｉｇｒｉｔｙ 添加Ｓ 參數(shù)模型與芯片的ＩＢＩＳ-ＡＭＩ 模型搭建完整鏈路的拓?fù)浣Y(jié)構(gòu)。完整鏈路的拓?fù)浣Y(jié)構(gòu)如圖２ 所示。設(shè)置信號時采用ＰＢＲ７ 激勵碼型對完整鏈路進(jìn)行仿真，并且要求在對發(fā)射端與接受端均衡進(jìn)行研究的信號速率為８ Ｇｂ ／ ｓ。

２ 均衡原理以及對信號完整性影響

由于發(fā)射端與接收端均衡實(shí)現(xiàn)的功能以及原理不同，所以需要其對結(jié)構(gòu)進(jìn)行研究與分析，并在此基礎(chǔ)上通過仿真試驗(yàn)展開各均衡參數(shù)對信號完整性的影響分析。使用ＮＪＮ［１２］（Ｎｏｒｍａｌｉｚｅｄ Ｊｉｔｔｅｒａｎｄ Ｎｏｉｓｅ）以及在誤碼率為１０ －１２ 時的眼高與眼寬作為評判信號完整性的指標(biāo)，ＮＪＮ 越小、眼高與眼寬越大則信號質(zhì)量越好，信號完整性越優(yōu)。為了簡便說明，以下所提到的眼高與眼寬均是在誤碼率為１０－１２ 時得到的。由于ＮＪＮ、眼高與眼寬的量綱不同，為了更加直觀地觀察對信號完整性地影響，對數(shù)據(jù)進(jìn)行無量綱化處理，并使用變異系數(shù)法［１３］得到三者的權(quán)重，通過加權(quán)和的方式把ＮＪＮ、眼高與眼寬合成一個指標(biāo)，以方便判斷對信號完整性的影響。

２． １ 發(fā)射端均衡

前饋均衡器［１４］（Ｆｅｅｄ Ｆｏｒｗａｒｄ Ｅｑｕａｌｉｚｅｒｓ，ＦＦＥ）的結(jié)構(gòu)如圖３ 所示。數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換之后，延時器將信號分為３ 個不同時刻，再通過各抽頭加權(quán)后累加，得到均衡后的信號。

參數(shù)ＰＲＥ 與ＰＯＳＴ 實(shí)現(xiàn)的是前抽頭與后抽頭控制，由于信號的高頻信息在信道中更容易產(chǎn)生衰減，導(dǎo)致信號上升沿變緩，因此控制前抽頭與后抽頭的抽頭系數(shù)可以增強(qiáng)信號光標(biāo)前與光標(biāo)后的高頻分量［１５］，實(shí)現(xiàn)發(fā)射端均衡的預(yù)加重功能。ＤＩＦＦ 參數(shù)實(shí)現(xiàn)主抽頭控制，能夠控制輸出的擺幅大小。

在分析發(fā)射端參數(shù)對信號完整性的影響時，需要在默認(rèn)的發(fā)射端參數(shù)下，改變某一變量的值，保持其他變量不變。

圖４ 為ＦＦＥ 對信號完整性的影響?？梢钥闯?，隨著前抽頭與后抽頭控制參數(shù)水平的增加，綜合指標(biāo)都經(jīng)歷了先增大后減小的趨勢，根據(jù)其原理可知，由于增強(qiáng)了信號前光標(biāo)與后光標(biāo)的高頻分量，所以適當(dāng)?shù)念A(yù)加重處理可以使信號質(zhì)量得到顯著提升，提高了信號完整性。不同的是，隨著輸出擺幅控制參數(shù)水平的增加，綜合指標(biāo)一直在增大，這是由于輸出擺幅控制實(shí)現(xiàn)的是當(dāng)前光標(biāo)下信號放大的作用，實(shí)現(xiàn)眼高大幅度增加的同時眼寬與ＮＪＮ 基本保持不變，從而使整個綜合指標(biāo)增加。通過分析可知，當(dāng)前抽頭控制參數(shù)水平在５ 附近，后抽頭控制參數(shù)水平在１０ 附近，輸出擺幅控制水平在１５ 附近，對信號完整性有著比較好的影響。

２． ２ 接收端均衡

接收端由自動增益控制（Ａｕｔｏｍａｔｉｃ ＧａｉｎＣｏｎｔｒｏｌ，ＡＧＣ ）模塊、連續(xù)時間線性均衡器（Ｃｏｎｔｉｎｕｏｕｓ Ｔｉｍｅ Ｌｉｎｅａｒ Ｅｑｕａｌｉｚｅｒ，ＣＴＬＥ）和判決反饋均衡器（Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚａｔｉｏｎ，ＤＦＥ）組成，結(jié)構(gòu)如圖５ 所示。

ＡＧＣ 由參數(shù)ＧＡＩＮ 控制，該模塊輸出擺幅在一定范圍內(nèi)幾乎穩(wěn)定，這是由于ＡＧＣ 環(huán)路增益非常大［１６］，ＡＧＣ 的輸出是與直流輸入信號幾乎無關(guān)的直流信號。因此ＡＧＣ 模塊為其他模塊提供了相對穩(wěn)定的輸入信號。

ＣＴＬＥ 分為中／ 高頻控制組件與寬帶增益組件，其中／ 高頻控制組件通過降低信號中低頻分量來維持信號的相對平衡，通過調(diào)整參數(shù)８ ＿５ 的水平，使ＣＴＬＥ 頻率響應(yīng)的零、第一極點(diǎn)發(fā)生偏移，從而使低頻信號發(fā)生衰減。寬帶增益組件用于增強(qiáng)或衰減寬帶內(nèi)所有頻率，通過參數(shù)２３＿２６ 控制所有頻率實(shí)現(xiàn)不同的增益。

由ＦＦＥ 與反饋支路構(gòu)成ＤＦＥ［１７］，反饋支路對先前時刻的信號進(jìn)行判決生成理想高、低電平，乘以相應(yīng)的抽頭系數(shù)值反饋于ＤＦＥ 的輸入，使光標(biāo)后的信號拖尾得到改善。其中參數(shù)ＵＴ 用于控制采樣與判決當(dāng)前信號，實(shí)現(xiàn)判決強(qiáng)度；Ｈ２ 控制自適應(yīng)后抽頭，通過自適應(yīng)算法ＭＭＳＥ［９］改變抽頭系數(shù)。

進(jìn)行接收端均衡信號完整性分析時需要在默認(rèn)參數(shù)下改變某一變量的值，并保持其他變量不變。

ＧＡＩＮ 參數(shù)控制ＡＧＣ 模塊的輸出擺幅，ＡＧＣ 模塊對信號完整性的影響如圖６ 所示?？梢钥闯?，ＡＧＣ 的輸出擺幅對信號完整性的影響呈現(xiàn)先提高后降低的趨勢。從實(shí)際數(shù)據(jù)上看，眼高最大值與最小值相差僅為６． ７％ ，眼寬基本保持恒定，在水平大于１８ 后才會有比較明顯的變化，因此ＡＧＣ 模塊對信號完整性的影響相對較穩(wěn)定。這是由于ＡＧＣ 模塊的環(huán)路也不是無限大，其輸出擺幅不可能完全穩(wěn)定，一定會在某個范圍內(nèi)增大或者減小，使得對信號完整性的影響也在一定范圍內(nèi)提高或者降低。因此ＡＧＣ 模塊在水平大于１８ 時才對信號完整性造成一定的負(fù)面影響。

ＣＴＬＥ 模塊的中／ 高頻控制組件與寬帶增益控制組件分別由參數(shù)８＿５ 與２３＿２６ 控制，對信號完整性的影響如圖７ 所示。可以看出，中／ 高頻控制組件對信號完整性有較大影響，水平為２ 時開始，其抖動開始迅速變大，眼高與眼寬迅速減小，減小幅度達(dá)到９％ ，并且在水平為１４ 時的眼圖已完全閉合。這是由于中／ 高頻控制組件實(shí)現(xiàn)的是低頻信號的衰減，過度的低頻衰減導(dǎo)致信號的高電平迅速減小，并且造成抖動急劇增加，使眼圖閉合。寬帶增益組件的綜合指標(biāo)總體趨勢也在減小的原因是寬帶增益組件對寬帶內(nèi)所有頻率的信號都進(jìn)行了放大，隨著水平的上升，造成了過均衡現(xiàn)象，反而使眼高、眼寬處于一直下降的趨勢。因此寬帶增益組件在選取到最為合適的水平時才能使信號的高／ 低電平與上升沿保持相對平衡。通過分析可知，參數(shù)８＿５ 的水平控制在０ ～ ２，參數(shù)２３＿２６ 的水平控制在０ ～ ６ 時，均對信號完整性有較好的影響。

圖８ 為ＤＦＥ 對信號完整性的影響，ＵＴ 與Ｈ２ 分別實(shí)現(xiàn)判決強(qiáng)度控制與后抽頭控制?？梢钥闯觯模疲诺呐袥Q強(qiáng)度與ＤＦＥ 的后抽頭隨著水平的增加，二者的綜合指標(biāo)先增大后減小，原因是判決強(qiáng)度以及抽頭系數(shù)選取不恰當(dāng)，從而對信號拖尾判決欠佳，造成先欠均衡后過均衡的現(xiàn)象。在水平的選取上，ＵＴ 應(yīng)該在１０ ～ ３０，Ｈ２ 應(yīng)該在０ ～ １０。

３ ＩＢＩＳ-ＡＭＩ 參數(shù)優(yōu)化研究

為了保證信號完整性使信號傳輸?shù)馁|(zhì)量最大化，通過試驗(yàn)的方式對ＩＢＩＳ-ＡＭＩ 最佳參數(shù)組合進(jìn)行探究。由于均衡參數(shù)水平過多，若進(jìn)行全因子試驗(yàn)需要上萬次才能找出最佳結(jié)果，為了減少實(shí)驗(yàn)次數(shù)，本文采用田口試驗(yàn)［１８］來尋找最優(yōu)參數(shù)組合。

通過上一節(jié)對各均衡參數(shù)信號的完整性分析，縮小了最優(yōu)范圍，但還需進(jìn)一步確定最佳參數(shù)組合。田口試驗(yàn)法通過分析均值與信噪比大大減少了試驗(yàn)次數(shù)，同時可以實(shí)現(xiàn)多目標(biāo)優(yōu)化設(shè)計，使產(chǎn)品性能達(dá)到目標(biāo)值且波動小。通過田口試驗(yàn)法對ＩＢＩＳＡＭＩ 模型參數(shù)最佳組合進(jìn)行研究，將均衡器主要參數(shù)選擇為可控制因子，眼圖的眼高、眼寬以及ＮＪＮ 的加權(quán)和為輸出響應(yīng)，并使用均值與信噪比作為性能指標(biāo)，從而設(shè)計正交表、建立田口試驗(yàn)并分析實(shí)驗(yàn)結(jié)果，最終確定最佳參數(shù)水平。由于綜合指標(biāo)屬于望大特性，信噪比［１８］的計算如下：

３． １ 發(fā)射端均衡田口試驗(yàn)

表２ 為發(fā)射端均衡的田口試驗(yàn)水平選取，通過其試驗(yàn)水平設(shè)計正交表并確定田口試驗(yàn)。

對田口試驗(yàn)結(jié)果進(jìn)行分析，得到了信噪比與均值的響應(yīng)表與主效應(yīng)圖，圖９ 為發(fā)射端信噪比主效應(yīng)圖，圖１０ 為發(fā)射端均值主效應(yīng)圖。

為了獲得最佳眼高與眼寬，分析信噪比與均值主效應(yīng)圖，選取ＰＲＥ ＝ ５，ＰＯＳＴ ＝ ９，ＤＩＦＦ ＝ １５ 為發(fā)射端參數(shù)的最佳組合。

３． ２ 接收端參數(shù)田口試驗(yàn)

選取接收端均衡中參數(shù)水平并確定田口試驗(yàn)，分析信噪比與均值。預(yù)測ＧＡＩＮ ＝ ２，８＿５ 為０，２３＿２６為０，ＵＴ ＝ １０，Ｈ２ ＝ ０ 得到最佳眼圖。試驗(yàn)選取水平如表３ 所示，接收端信噪比主效應(yīng)圖如圖１１ 所示，接收端均值主效應(yīng)圖如圖１２ 所示。

４ 最優(yōu)參數(shù)組合驗(yàn)證

為驗(yàn)證最佳參數(shù)組合的準(zhǔn)確性，通過田口試驗(yàn)擬合出線性模型，對上述最佳參數(shù)組合進(jìn)行眼高與眼寬的預(yù)測，并將預(yù)測值與仿真值進(jìn)行對比。在發(fā)射端的參數(shù)前抽頭控制為５，后抽頭控制為９，輸出擺幅控制為１５ 的情況下預(yù)測的眼高為２２８ ｍＶ、眼寬為０． ８１ ＵＩ、ＮＪＮ 為０． ７９。接收端在ＡＧＣ 為２，中／ 高頻控制為０，寬帶增益控制為０，ＵＴ 抽頭為１０，Ｈ２ 抽頭為０ 時預(yù)測的眼高為５３５ ｍＶ、眼寬為０． ７２ ＵＩ、ＮＪＮ 為０． ５３。

根據(jù)以上發(fā)射端與接收端的最佳參數(shù)組合重新進(jìn)行仿真試驗(yàn)分析，得到實(shí)際發(fā)射端眼高為２２６ ｍＶ、眼寬為０． ８１，ＵＩ、ＮＪＮ 為０． ７９；接收端眼高為５５０ ｍＶ，眼寬為０． ７３，ＵＩ、ＮＪＮ 為０． ５０。分析發(fā)現(xiàn)，預(yù)測值與試驗(yàn)值的偏差最大不超過６％ ，因此該線性模型擬合程度較高，驗(yàn)證了該最佳參數(shù)組合是可信的。

與默認(rèn)參數(shù)對比，發(fā)射端的眼高與眼寬均提高了２５％ ，ＮＪＮ 減小了１０％ ；接收端的眼高與眼寬分別提高了４５％ 與３％ ，ＮＪＮ 減小了１９％ 。綜合來看，發(fā)射端與接收端在最佳參數(shù)組合下的眼圖張開程度均比默認(rèn)參數(shù)下提高了２５％ 。圖１３、圖１４ 為默認(rèn)均衡效果眼圖與最佳均衡效果眼圖。

５ 結(jié)論

① 發(fā)射端與接收端均衡結(jié)構(gòu)在不同的參數(shù)水平下對信號完整性有不同程度的影響。發(fā)射端前抽頭控制與后抽頭控制對信號完整性的趨勢為先提高后降低；輸出擺幅控制對信號完整性的趨勢則一直提高。接收端中ＡＧＣ 模塊對信號完整性的影響比較?。唬茫裕蹋?模塊中的中／ 高頻控制組件對信號完整性的影響非常顯著，并且隨著水平的變化，其信號完整性迅速劣化；ＣＴＬＥ 寬帶增益控制組件與ＤＦＥ 對信號完整性有顯著的影響。

② 在分析各結(jié)構(gòu)參數(shù)對信號完整性影響的同時，縮小了各參數(shù)的范圍，通過田口試驗(yàn)法進(jìn)而得出最佳參數(shù)組合。通過一階線性模型在最佳參數(shù)下進(jìn)行結(jié)果預(yù)測，其預(yù)測值與仿真值的偏差最大不超過６％ ，因此該最佳參數(shù)組合是可信的。在最佳參數(shù)組合下，發(fā)射端眼高與眼寬相對于默認(rèn)參數(shù)提高了２５％ ，ＮＪＮ 減小了１０％ ；接收端眼高與眼寬相對于默認(rèn)參數(shù)提高了４５％ 與３％ ，ＮＪＮ 減小了１９％ 。在最佳參數(shù)組合下，信號質(zhì)量明顯變好、信號完整性更加優(yōu)越，完成了ＩＢＩＳＡＭＩ 模型中均衡參數(shù)的優(yōu)化，為系統(tǒng)驅(qū)動程序設(shè)置提供了指導(dǎo)，實(shí)現(xiàn)了信號更高質(zhì)量的傳輸。

參考文獻(xiàn)

［１］ ＣＡＲＲＩＥＲ Ｐ． ＳｅｒＤｅｓ，Ｓｐｉｃｅ ａｎｄ ＩＢＩＳＡＭＩ ［Ｊ］． Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ ＆ ＦＡＢ，２０１１，２８（１）：１７－１８．

［２］ 安捷倫科技先進(jìn)設(shè)計系統(tǒng)２０１０ 支持新興的ＩＢＩＳＡＭＩ模型標(biāo)準(zhǔn)［Ｊ］． 國外電子測量技術(shù)，２０１０，２９（３）：９１．

［３］ 后盾，王匡． ＩＢＩＳ 模型及其在信號完整性仿真中的應(yīng)用［Ｊ］． 無線電工程，２００４，３４（７）：６０－６１．

［４］ 劉凱文，舒懷亮． 基于ＩＢＩＳＡＭＩ 的信號去加重仿真方法研究［Ｊ］． 計算機(jī)仿真，２０２３，４０（３）：２１４－２１８．

［５］ 時洵． ２５ Ｇｂｐｓ 背板和光模塊接口的信號完整性設(shè)計分析［Ｊ］． 科學(xué)大眾，２０２１（３）：６２－６３．

［６］ 王文濤，趙娜，鄭宜忠． 高速ＰＣＢ 設(shè)計中信號反射的抑制方法［Ｊ］． 無線電工程，２０１４，４４（８）：６７－６９．

［７］ ＣＨＡＳＴＡＮＧ Ｃ，ＧＡＵＴＩＥＲ Ｃ，ＡＭＥＤＥＯ Ａ，ｅｔ ａｌ． ＣｒｏｓｓｔａｌｋＡｎａｌｙｓｉｓ ｏｆ Ｍｕｌｔｉｇｉｇａｂｉｔ Ｌｉｎｋｓ ｏｎ Ｈｉｇｈ Ｄｅｎｓｉｔｙ ＩｎｔｅｒｃｏｎｎｅｃｔｓＰＣＢ Ｕｓｉｎｇ ＩＢＩＳ ＡＭＩ Ｍｏｄｅｌｓ［Ｃ］∥２０１２ Ｅｌｅｃｔｒｉｃａｌ Ｄｅｓｉｇｎ ｏｆＡｄｖａｎｃｅｄ Ｐａｃｋａｇｉｎｇ ＆ Ｓｙｓｔｅｍｓ Ｓｙｍｐｏｓｉｕｍ （ＥＤＡＰＳ ）．Ｔａｉｐｅｉ：ＩＥＥＥ，２０１２：２２３－２２６．

［８］ ＳＵ Ｈ Ｈ，ＨＵＡＮＧ Ｊ，ＨＥ Ｑ Ｍ． Ｓｉｇｎａｌ Ｉｎｔｅｇｒｉｔｙ Ａｎａｌｙｓｉｓ ｆｏｒ１０ Ｇｂｐｓ Ｐｈｏｔｏｅｌｅｃｔｒｉｃ Ｌｉｎｋｓ Ｂａｓｅｄ ｏｎ Ｂｅｈａｖｉｏｒ Ｍｏｄｅｌ［Ｃ ］∥ ２０２２ ＡｓｉａＰａｃｉｆｉｃ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎＥｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ （ＡＰＥＭＣ）． Ｂｅｉｊｉｎｇ：ＩＥＥＥ，２０２２：６３４－６３６．

［９］ ＣＵＩ Ｗ Ｊ，ＡＢＢＡＳＩ Ｚ，ＲＥＮ Ｃ Ｌ． Ｃｒｏｓｓｔａｌｋ Ａｎａｌｙｓｉｓ ａｎｄＯｐｔｉｍｉｚａｔｉｏｎ ｉｎ ａ Ｃｏｍｐａｃｔ Ｍｉｃｒｏｗａｖｅｍｉｃｒｏｆｌｕｉｄｉｃ ＤｅｖｉｃｅＴｏｗａｒｄｓ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｓｅｎｓｉｎｇ ａｎｄ Ｈｅａｔｉｎｇ ｏｆ ＩｎｄｉｖｉｄｕａｌＤｒｏｐｌｅｔｓ［Ｊ］． Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏｍｅｃｈａｎｉｃｓ ａｎｄ Ｍｉｃｒｏｅｎｇｉｎｅｅｒｉｎｇ，２０２２，３２（９）：０９５００５．

［１０］ Ｘｉｌｉｎｘ． ７ Ｓｅｒｉｅｓ ＦＰＧＡｓ ＧＴＸ ／ ＧＴＨ Ｔｒａｎｓｃｅｉｖｅｒｓ ＵｓｅｒＧｕｉｄｅ（ＵＧ４７６）［ＥＢ ／ ＯＬ］． （２０１８ －０８ －１４）［２０２３ －０７ －１７ ］． ｈｔｔｐｓ：∥ ｄｏｃｓ． ｘｉｌｉｎｘ． ｃｏｍ ／ ｖ ／ ｕ ／ ｅｎ － ＵＳ ／ ｕｇ４７６ ＿７Ｓｅｒｉｅｓ＿Ｔｒａｎｓｃｅｉｖｅｒｓ．

［１１］ 張小蝶，邱穎霞，許聰，等． 基于ＳｉＰ 技術(shù)的多片ＤＤＲ３ 高速動態(tài)存儲器設(shè)計［Ｊ］． 電子與封裝，２０２２，２２（１）：４３－４８．

［１２］ ＣＨＯＥ Ｄ，ＷＩＬＬＩＳ Ｋ． Ｉｎｃｏｒｐｏｒａｔｉｎｇ Ｂａｃｋｃｈａｎｎｅｌ Ｔｒａｉｎｉｎｇｉｎｔｏ Ｓｉｇｎａｌ Ｉｎｔｅｇｒｉｔｙ ＳｅｒＤｅｓ Ｃｏｍｐｌｉａｎｃｅ［Ｃ］∥２０１８ ＩＥＥＥＳｙｍｐｏｓｉｕｍ ｏｎ Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ ＆ Ｓｉｇｎａｌ ／Ｐｏｗｅｒ Ｉｎｔｅｇｒｉｔｙ （ＥＭＣ，ＳＩ＆ＰＩ）． Ｌｏｎｇ Ｂｅａｃｈ：ＩＥＥＥ，２０１８：１９９－２０４．

［１３］ ＣＨＡＴＴＯＰＡＤＨＹＡＹ Ｂ，ＫＥＬＬＥＹ Ｋ． Ｅｓｔｉｍａｔｉｏｎ ｏｆ ｔｈｅ Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｖａｒｉａｔｉｏｎ ｗｉｔｈ Ｍｉｎｉｍｕｍ Ｒｉｓｋ：Ａ ＳｅｑｕｅｎｔｉａｌＭｅｔｈｏｄ ｆｏｒ Ｍｉｎｉｍｉｚｉｎｇ Ｓａｍｐｌｉｎｇ Ｅｒｒｏｒ ａｎｄ Ｓｔｕｄｙ Ｃｏｓｔ［Ｊ］．Ｍｕｌｔｉｖａｒｉａｔｅ Ｂｅｈａｖｉｏｒａｌ Ｒｅｓｅａｒｃｈ，２０１６，５１（５）：６２７－６４８．

［１４］ 潘權(quán)，李正浩，胡美璜，等． ＰＡＭ４ 調(diào)制格式的前饋均衡器：ＣＮ１１０３０００７６Ａ［Ｐ］． ２０１９－０７－２４．

［１５］ 趙國榮． 高速并行鏈路中均衡技術(shù)的研究和設(shè)計［Ｄ］．西安：西安電子科技大學(xué)，２０１９．

［１６］ 王宵． 隨機(jī)幅度脈沖信號自動增益放大芯片設(shè)計［Ｄ］．武漢：華中師范大學(xué)，２０２２．

［１７］ 張文博． 高速鏈路ＤＤＲ 的自適應(yīng)判決反饋均衡器算法與實(shí)現(xiàn)研究［Ｄ］． 西安：西安電子科技大學(xué)，２０１９．

［１８］ ＭＩＴＲＡ Ａ． Ｆｕｎｄａｍｅｎｔａｌｓ ｏｆ Ｑｕａｌｉｔｙ Ｃｏｎｔｒｏｌ ａｎｄ Ｉｍｐｒｏｖｅｍｅｎｔ［Ｍ］． ５ｔｈ ｅｄ． ［Ｓ． ｌ． ］：Ｗｉｌｅｙ，２０２１．

作者簡介

楊云普 男，（１９９７—），碩士研究生。主要研究方向：信號完整性仿真。

王 青 女，（１９８１—），博士，講師。主要研究方向：高光譜圖像處理、開關(guān)電源。

曾燕萍 女，（１９８７—），博士，高級工程師。主要研究方向：三位集成系統(tǒng)級設(shè)計和仿真技術(shù)。

基金項(xiàng)目：中國博士后科學(xué)基金（２０２２Ｍ７１２９７５）