SiGe電光調(diào)制器研究進展

王 迪,馮 松,陳夢林,劉 勇,胡祥建,馮露露

(西安工程大學 理學院,陜西 西安 710048)

硅光子學具有低成本、低功耗以及與CMOS(Complementary Metal Oxide Semiconductor)兼容等優(yōu)點[1-2]。在光互連系統(tǒng)中,光調(diào)制是較重要的環(huán)節(jié),可以實現(xiàn)較高的調(diào)制速率[3-4]。

電吸收是一種調(diào)制光的技術(shù),通常具有較低的驅(qū)動電壓。其采用弗朗茲-凱爾迪什(Franz Keldysh,FK)效應(yīng)或量子限制斯塔克效應(yīng)(Quantum Confinement Stack Effect,QCSE)調(diào)節(jié)帶隙能量[5],進而調(diào)節(jié)吸收系數(shù),并采用III-V族直接帶隙半導體,被廣泛應(yīng)用于長途和中距離電信網(wǎng)絡(luò)。對于傳統(tǒng)硅材料制成的調(diào)制器,由于硅材料沒有一階電光效應(yīng),且高階電光效應(yīng)微弱,導致其調(diào)制速率不佳,因此采用硅材料制成的調(diào)制器都是基于等離子色散效應(yīng)[6]。等離子色散效應(yīng)指在外加電場的作用下,使有源區(qū)的自由載流子濃度發(fā)生改變,進而改變輸出光波的相位和幅值,從而實現(xiàn)電光調(diào)制[7]。由于受到載流子本身壽命的限制,調(diào)制器的速度并不高,因此,采用其他材料或結(jié)構(gòu)制成調(diào)制器的研究具有重要意義。增大外加偏置電壓以達到提高調(diào)制區(qū)載流子濃度的方法導致調(diào)制器具有額外功耗,不利于光電集成。為了減小功耗,可利用SiGe電光調(diào)制器作為一個關(guān)鍵構(gòu)建模塊。本文基于SiGe材料對硅基光子調(diào)制器的研究現(xiàn)狀進行了討論,并對相關(guān)調(diào)制器的調(diào)制速率、損耗等參數(shù)進行了對比和分析,為研發(fā)高速率、低損耗的光子調(diào)制器提供了思路。

1 基于PIN結(jié)構(gòu)的調(diào)制器

目前,采用傳統(tǒng)硅材料制成的調(diào)制器的調(diào)制速率已達到50 Gbit·s-1,但較難進一步提高調(diào)制速率。與Si材料相比,SiGe材料具有更高的載流子遷移率,且材料本身具有較強的電吸收(Electro Absorp-tion,EA)效應(yīng),利用FK效應(yīng)或QCSE效應(yīng)制備的SiGe調(diào)制器可工作在吸收邊界波長處具有調(diào)制帶寬大、調(diào)制效率高、消光比高以及插入損耗低等優(yōu)點,是一種制作高速率器件的理想材料。

文獻[8]演示了一種具有水平PIN結(jié)構(gòu)的SiGe電吸收調(diào)制器。該器件在波長為1 550 nm處的消光比為6 dB,具有5 dB的插入損耗。其主要損耗是SiGe材料對載流子的吸收損耗以及Si波導和SiGe波導之間的模式失配損耗。SiGe FK調(diào)制器的橫截面如圖1所示。當光從脊SOI波導傳播到FK調(diào)制器區(qū)域時,光被有源SiGe區(qū)域吸收,吸收的量取決于在PIN結(jié)上施加的電壓。橫向PIN結(jié)構(gòu)使SiGe區(qū)域較狹窄,減少了實現(xiàn)高消光比所需的電壓。通過降低SiGe波導寬度和優(yōu)化側(cè)壁摻雜輪廓,SiGe FK調(diào)制器可以在小于2 V驅(qū)動電壓下工作。

圖1 SiGe EA調(diào)制器截面Figure 1. SiGe EA modulator section

文獻[9]演示了一種基于FK效應(yīng)的Ge/SiGe調(diào)制器。該調(diào)制器采用水平PIN結(jié)構(gòu),并集成在具有3 μm厚的SOI平臺上,該調(diào)制器結(jié)構(gòu)截面如圖2所示。通過實驗驗證該調(diào)制器的3 dB帶寬為38 GHz,尺寸為0.8 μm×50 μm。該調(diào)制器具有尺寸小、性能高等優(yōu)點,為高速通信應(yīng)用提供了低成本、低功耗的解決方案。

圖2 SiGe FK 調(diào)制器截面Figure 2. SiGe FK modulator section

文獻[10]演示了低溫表面鈍化對載流子注入SiGe電光調(diào)制器的影響。由于硅和鈍化層之間存在界面陷阱,表面復合降低了PIN調(diào)制器的調(diào)制效率。對于橫向PIN SiGe調(diào)制器,可以通過引入應(yīng)變SiGe層來增強等離子體色散效應(yīng)。調(diào)制器的截面如圖3所示,當載流子在正向偏置電壓下從P區(qū)和N區(qū)注入到波導區(qū)時,注入的載流子被界面陷阱捕獲,并在Si表面復合,降低了波導區(qū)的載流子濃度[11]。熱生長二氧化硅層是鈍化硅表面的最佳解決方案之一,但需要900 ℃以上的高溫氧化過程,從而導致應(yīng)變SiGe的應(yīng)變弛豫。與化學氣相沉積(Chemical Vapor Deposition,PECVD)二氧化硅鈍化相比,原子層沉積(Atomic Layer Deposition,ALD)在200 ℃下形成的氧化鋁鈍化可以有效減少低溫下Si表面的界面陷阱。氧化鋁鈍化Si表面的界面密度小于2×1011cm-2eV-2,比化學氣相沉積SiO2鈍化表面低一個數(shù)量級。通過在SiO2沉積前引入氧化鋁鈍化層可以提高調(diào)制器的調(diào)制效率,當調(diào)制器具有20 dB的衰減時,注入載流子濃度提高了約40%,這與熱生長的SiO2鈍化器件相同。因此,在原子層沉積下Al2O3可能在低溫下對應(yīng)變SiGe調(diào)制器進行鈍化。

圖3 SiGe 電光調(diào)制器截面Figure 3. SiGe electro-optic modulator section

文獻[12]提出采用與Ge波導電吸收調(diào)制器類似的橫向PIN二極管設(shè)計,演示了一種調(diào)制速率為50 Gbit·s-1的SiGe波導電吸收調(diào)制器[13],其截面如圖4所示。該調(diào)制器寬0.6 μm,長40 μm,集成在220 nm的SOI波導上。仿真結(jié)果表明,在2 V的驅(qū)動電壓下,直流消光比為4.2±0.3 dB,插入損耗為4.4±0.6 dB,功率損耗為8.5 dB。3 dB帶寬大于50 GHz,在-1 V偏置電壓下,結(jié)電容為13.8 fF,SiGe 電吸收調(diào)制器在室溫下的最佳工作波長為1 560 nm。在調(diào)制速率為50 Gbit·s-1時,在1 560 nm、2 V條件下,該調(diào)制器的動態(tài)消光比為3.0 dB。

圖4 Ge波導電吸收調(diào)制器截面Figure 4. Section of Ge wave conductive absorption modulator

文獻[14]提出了一種Si/SiGe/Si雙異質(zhì)結(jié)的PIN電學調(diào)制結(jié)構(gòu)。在波導區(qū)采用了SiGe材料,形成雙異質(zhì)結(jié)PIN結(jié)構(gòu)。波導結(jié)構(gòu)參數(shù)為:波導寬度W為450 nm,內(nèi)脊高H為220 nm,平板高h為50 nm,有源區(qū)N+、P+摻雜濃度為1e×1019cm-3,I區(qū)摻雜濃度為1e×1015cm-3,Ge含量為0.2。其結(jié)構(gòu)如圖5所示,通過SOI以及SOI SiGe-OI兩種結(jié)構(gòu)對比,通過仿真分析電壓和注入載流子濃度的關(guān)系,Si/SiGe/Si雙異質(zhì)結(jié)PIN調(diào)制器可以在更小的調(diào)制電壓下獲得更高的載流子注入效率,進一步降低了調(diào)制功耗。

圖5 Si/SiGe/Si雙異質(zhì)結(jié)調(diào)制器截面Figure 5. Si/SiGe/Si double heterojunction modulator section

文獻[15]提出了一種具有低功耗的Si/SiGe異質(zhì)結(jié)電吸收調(diào)制器。調(diào)制器采用了一種環(huán)繞式PIN結(jié)構(gòu),其結(jié)構(gòu)如圖6所示。在一個1.5 μm寬的脊波導上集成了一個二極管,P摻雜為一個100 nm厚的硅層,包括底部的Ge層和SiGe區(qū)域,其中N摻雜(厚度為100 nm)為沿著脊波導頂部的部分。該結(jié)構(gòu)通過環(huán)繞式二極管結(jié)構(gòu),能更好地控制結(jié)的寬度,降低與波導寬度間的相互約束。SiGe波導和Si波導之間的耦合方案實現(xiàn)了兩種材料之間波導的自對準,簡化了制造過程。在56.2 Gbit·s-1的調(diào)制速率下測量得到器件的動態(tài)消光比為5.2 dB,調(diào)制功率為44 fJ·bit-1。采用該結(jié)構(gòu),電場強度不會受到波導寬度的限制,還可以根據(jù)需要進行調(diào)整以改善光偏振和光傳播。

圖6 Si/SiGe異質(zhì)結(jié)電吸收調(diào)制器Figure 6. Si/SiGe/Si heterojunction electro absorption modulator

文獻[16]提出了一種基于帶無源RC均衡器(PIN-RC)的正向偏置PIN結(jié)構(gòu)的Si MZ調(diào)制器。通過將無源RC均衡器與PIN移相器集成,可以在保持高調(diào)制效率的同時提高調(diào)制器帶寬。圖7為Si MZ調(diào)制器截面。非對稱的摻雜脊波導Si MZ調(diào)制器由220 nm厚的Si層和3 μm厚的埋氧層組成,正向偏置的PIN移相器在480 nm×220 nm的波導芯層內(nèi)具有一個未摻雜的本征區(qū)。研究表明,由于輸出阻抗(Rdrv=50 Ω)限制,調(diào)制器的3 dB帶寬為35.0～37.5 GHz,調(diào)制效率為2 V·cm。在CMOS逆變器與PIN-RC調(diào)制器結(jié)合的情況下,由于CMOS逆變器的輸出阻抗較小,可以顯著提高器件的調(diào)制效率。

圖7 Si MZ調(diào)制器截面Figure 7. Si MZ modulator section

文獻[17]提出了一種新型高效耦合Ge波導EA調(diào)制器。當光輸入到Si平板區(qū)時,通過三維Ge波導迅速耦合進/出EA調(diào)制器,該結(jié)構(gòu)也可用于制備鍺光電探測器[18]。圖8顯示了Ge EA調(diào)制器的橫截面形狀和摻雜。P-Si、P-Si、I-Si、N-Si和N-Si被定義在SOI的頂部Si層中。鍺的一側(cè)與P-Si接觸,鍺的另一側(cè)在N-Si上。頂部的Ge采用P型摻雜,與P-Si相鄰,非對稱PIN結(jié)由P-Ge、I-Ge和N-Si構(gòu)成?；贔K效應(yīng),Ge/SiGe電吸收調(diào)制器在硅上選擇性地生長了Ge波導,采用非對稱的PIN結(jié)來改變Ge波導的電場強度。在1 610 nm波長處,當驅(qū)動電壓為3 V時,插入損耗和直流消光比分別為6.2 dB和3.6 dB,當電壓為-1 V時,3 dB帶寬約為36 GHz,當調(diào)制速率為56 Gbit·s-1時,動態(tài)消光比為2.7 dB。

圖8 Ge波電吸收調(diào)制器截面Figure 8. Ge section of wave electric absorption modulator

為了對SOI材料調(diào)制器進行對比,表1列出了基于不同調(diào)制結(jié)構(gòu)的SOI光子調(diào)制器的性能參數(shù)。由表1可知,工作在1 550 nm波長下的水平PIN和垂直PIN結(jié)構(gòu)在相同偏置電壓下,垂直PIN結(jié)構(gòu)的電流相比水平PIN結(jié)構(gòu)電流較小。在1 530 nm波長下的垂直PIN結(jié)構(gòu)截止頻率較高。在1 550 nm波長下,電壓越高,截止頻率越低,傳輸光功率越低。

表1 工作在通信波長下鍺硅PIN電光調(diào)制器Table 1. SiGe PIN electro-optic modulator operating at communication waveleng

本文所提PIN結(jié)構(gòu)包括水平PIN和垂直PIN結(jié)構(gòu),通過控制變量法改變P區(qū)和N區(qū)的摻雜濃度、外加電壓、波導寬度以及波導材料等。例如I區(qū)采用應(yīng)變SiGe材料,通過控制摻雜Ge的含量,分析對比Ge含量對調(diào)制器的影響。圖2～圖5以及圖7和圖8采用水平PIN結(jié)構(gòu)。文獻[14]通過ISE-TCAD進行仿真得到Ge含量為0.2,此時調(diào)制器性能最佳。文獻[15]采用環(huán)繞式二極管結(jié)構(gòu),能夠更好地控制結(jié)的寬度,降低與波導寬度之間的相互約束。文獻[14]采用PIN結(jié)構(gòu)的調(diào)制器,利用FK效應(yīng)或QCSE效應(yīng)可以使其工作在吸收邊界波長處,具有調(diào)制帶寬大、調(diào)制效率高、消光比高以及插入損耗低等優(yōu)點。

2 基于PN結(jié)構(gòu)的調(diào)制器

文獻[27]演示了一種高速調(diào)制器,該器件在130 nm厚的SOI 晶片上制備。該器件采用微環(huán)結(jié)構(gòu),微環(huán)半徑為7.5 μm。圖9為環(huán)形波導的橫截面,其中波導寬度為380 nm,刻蝕深度為220 nm,Si平板厚為80 nm,以此實現(xiàn)單模單偏傳輸[28]。除了環(huán)型波導的尺寸外,另一個重要的設(shè)計是PN結(jié)的摻雜。理想的光波導摻雜垂直均勻,同時遠離PN結(jié)的位置,其目標是實現(xiàn)小電容、小電阻、低光損耗,同時實現(xiàn)更好的相位調(diào)制。實驗證明該調(diào)制器具有25 Gbit·s-1的調(diào)制速率,消光比大于5 dB,在驅(qū)動電壓為1 V時,調(diào)制功率為7 fJ·bit-1。

圖9 Si微環(huán)調(diào)制器截面Figure 9. Micro ring modulator section

文獻[29]演示了一種基于交錯PN結(jié)高速硅微環(huán)調(diào)制器。圖10為交PN結(jié)調(diào)制器的截面圖,摻雜輪廓和光學結(jié)構(gòu)設(shè)計并與標準0.18 μm CMOS工藝兼容,具有較高的調(diào)制效率。由于級聯(lián)交錯PN結(jié),導致載流子耗盡區(qū)與光模場的重疊面積增大,提高了器件的調(diào)制效率。當摻雜濃度為2×1017cm-3時,器件的調(diào)制效率為1.24 V·cm,損耗為12.6 dB·cm-1,3 dB帶寬為11.8 GHz。所設(shè)計的器件具有較大公差,在±150 nm的誤差下,調(diào)制效率僅降低了12.4%。實驗證明,當調(diào)制器在2 V、20 V和25 Gbit·s-1的PRBS數(shù)據(jù)驅(qū)動條件下,可以實現(xiàn)6.2 dB和4.5 dB的消光比。通過在MZ或微環(huán)調(diào)制器中使用交錯PN結(jié)構(gòu)可實現(xiàn)超過40 Gbit·s-1的調(diào)制速率。

圖10 交錯PN結(jié)調(diào)制器截面Figure 10. Staggered PN junction modulator section

文獻[30]提出了基于反偏PN結(jié)中的載流子損耗機制,設(shè)計了一種調(diào)制速率為40 Gbit·s-1的硅微環(huán)調(diào)制器,并對工作波長進行了優(yōu)化,以此緩解由于光子壽命引起的帶寬限制。圖11為調(diào)制器截面,具有鋸齒形PN結(jié)構(gòu),調(diào)制效率為1.7 V·cm,3 dB截止帶寬為51 GHz。當外加電壓為3 V時,可以實現(xiàn)20 Gbit·s-1和44 Gbit·s-1的高速調(diào)制,消光比分別為3.45 dB和3.01 dB。實驗結(jié)果證明,所設(shè)計的調(diào)制器在光互連技術(shù)中具有較大的應(yīng)用潛力。

圖11 波狀PN結(jié)調(diào)制器截面Figure 11. Corrugated PN junction modulator section

文獻[31]演示了一種硅馬赫-曾德爾(MZ)光調(diào)制器。實驗證明,該調(diào)制器具有50.1 Gbit·s-1的調(diào)制速率和5.56 dB的動態(tài)消光比。圖12為MZ硅光調(diào)制器原理,移相器由4 mm長的反向偏置PN結(jié)組成,在Vbias=-6.0 V下,光傳輸損耗為1.0 dB·mm-1,調(diào)制效率為26.7 V·mm。文獻[32]提出了一種集成在SOI平臺上的PN結(jié)硅行波MZ調(diào)制器,該器件具有50 Gbit·s-1的調(diào)制速率。在2 V驅(qū)動電壓下,器件實現(xiàn)了800 fJ·bit-1調(diào)制功率。通過補償摻雜和行波電極兩種方法可以進一步優(yōu)化反向PN結(jié)MZ硅光調(diào)制器的損耗和開關(guān)速度。

圖12 Si MZI調(diào)制器截面Figure 12. Si MZI modulator section

文獻[33]在脊型PN結(jié)的頂部加入應(yīng)變SiGe層,設(shè)計了一個最優(yōu)的Si調(diào)制器。圖13為Si調(diào)制器的橫截,其中波導高度為220 nm,波導寬度為0.4 μm,波導區(qū)頂部P型Si60Ge40的厚度為20 nm。實驗證明,當波長為1.3 μm時,在-0.5 V和-2 V反偏電壓下,器件的調(diào)制效率分別為0.67 V·cm和0.81 V·cm。

圖13 具有應(yīng)變SiGe層Si調(diào)制器Figure 13. Si modulator with strained SiGe layer

文獻[34～35]提出一種低壓雙驅(qū)動硅MZI調(diào)制器,由級聯(lián)PN和PIN結(jié)組成。圖14為移相器的橫截面,波導寬度425 nm,平板高度90 nm,P區(qū)和N區(qū)的摻雜濃度分別為5e×1017cm-3和3e×1017cm-3。重摻雜區(qū)域P++和N++區(qū)域放置在距離脊波導邊緣700 nm處,以達到減少光吸收損耗的目的,提高響應(yīng)頻率。在合成46 Gbit·s-1PAM4時,功耗約為611 fJ·bit-1,3 dB帶寬高達27 GHz。對于20 Gbit·s-1和40 Gbit·s-1的PAM4信號,在38 km SSMF傳輸后,功率損失可忽略不計。

圖14 MZI調(diào)制器截面Figure 14. MZI modulator section

由表2可知,在1 550 nm的工作波長下,調(diào)制器調(diào)制效率最大可達2 V·cm,調(diào)制器的插入損耗較低,為1.2 dB,調(diào)制速率可以達到60 Gbit·s-1,3 dB帶寬高達40 GHz,最小能耗為1.03 fJ·bit-1。此外,與工作在1 550 nm波長之外的光子調(diào)制器相比,在工作波長為1 566 nm時得到較大的3 dB帶寬,2 000 nm時光子調(diào)制器的插入損耗較高達到12.5 dB,1 310 nm時光子調(diào)制器的能耗則達到450 fJ·bit-1。

表2 工作在通信波長下鍺硅PN電光調(diào)制器Table 2. SiGe PN electro-optic modulator operating at communication wavelength

通過對不同結(jié)構(gòu)的PN結(jié),改變摻雜濃度、波導區(qū)寬度以及Ge含量等參數(shù)進行仿真。上述新型鋸齒形PN結(jié),通過增大PN結(jié)接觸面積提高波導區(qū)載流子濃度。圖9、圖12和圖14采用對稱PN結(jié)結(jié)構(gòu),通過改變波導寬度、波導區(qū)到有源區(qū)寬度和重摻雜的位置,通過仿真得到最佳數(shù)據(jù)參數(shù)。圖13通過在波導區(qū)頂部添加P型應(yīng)變SiGe層,改變Ge含量,通過ISE-TCAD進行仿真,在Ge含量為40%時,可以顯著提高調(diào)制器的調(diào)制性能。

3 基于量子阱的調(diào)制器

Ge/SiGe MQWs中的量子限制斯塔克效應(yīng)(QCSE)被認為是獲得IV族光調(diào)制器的有效機制之一。由于在量子限制斯塔克效應(yīng)下Ge/SiGe量子阱直接間隙變強,因此對Ge/SiGe量子阱進行了廣泛研究[36]。

文獻[36]提出了對Ge/Si0.15Ge0.85多量子阱進行了光電流和透射光譜測量,使用TM和TE偏振光從其重空穴帶(HH)和輕空穴帶(LH)相關(guān)躍遷進行了比較研究。結(jié)果表明,Ge量子阱的直接躍遷與III-V族量子阱都表現(xiàn)出較強的依賴性。

文獻[37]演示了一種基于量子限制斯塔克效應(yīng)的電吸收調(diào)制器,該調(diào)制器集成在厚度為220 nm的硅光子平臺上。圖15為調(diào)制器的截面,器件采用垂直PIN結(jié)構(gòu),SiGe多量子阱生長在150 nm厚的應(yīng)變SiGe緩沖層,器件在1 335～1 365 nm的波長范圍下工作。實驗表明,在1 350 nm波長下,當驅(qū)動電壓為1 V時,該器件的消光比為8 dB。

圖15 Si量子阱調(diào)制器Figure 15. Si quantum well modulator

文獻[45]演示了Ge/SiGe的標準阱和對稱耦合量子阱結(jié)構(gòu)。通過對平面波導的光傳輸測量,對硅生長的標準Ge/SiGe量子阱和耦合Ge/SiGe量子阱結(jié)構(gòu)的電折射進行分析。實驗結(jié)果顯示,與標準量子阱結(jié)構(gòu)相比,耦合量子阱結(jié)構(gòu)中電折射效應(yīng)明顯增強,在強電場情況下有效折射率變化大于2×10-3。

文獻[46]提出了一種工作在1 310 nm波長下的氮化硅集成Ge/SiGe多量子阱光調(diào)制器。通過對氮化硅波導與Ge/SiGe多量子阱波導的模擬分析,當?shù)璨▽cGe/SiGe多量子阱波導中光模場強度最大位置相同時,耦合效率最佳,耦合損耗為1.25 dB。當?shù)璨▽Т怪蔽恢闷钤凇?0 nm范圍內(nèi)時,Ge/Si0.35Ge0.65量子阱性能未變化。當垂直位置的偏差在±25 nm范圍內(nèi)時,耦合值遠低于1.5 dB。

文獻[47]演示了一種不對稱的Ge/SiGe耦合量子阱調(diào)制器。器件的截面如圖16所示,該調(diào)制器的有源區(qū)由兩個不對稱量子阱組成,通過控制耦合波函數(shù)來增強器件的光學性能。在1 V反向偏壓下,器件在1 446 nm波長處具有5 dB的消光比,3 dB帶寬為27 GHz。在2 V的反向偏壓下,器件在1 457 nm波長處的消光比為7.8 dB,3 dB帶寬為32 GHz。實驗表明,當波長為1 530 nm時,在1 V和2 V反偏電壓條件下,該結(jié)構(gòu)的調(diào)制器分別實現(xiàn)1.4×10-3和3.2×10-3的電折射率變化,對應(yīng)的調(diào)制效率分別為0.055 V·cm和0.024 V·cm。研究表明,通過優(yōu)化Ge/SiGe耦合量子阱寬度以及增加量子阱數(shù)量可以進一步提高調(diào)制器的性能。

圖16 Ge/SiGe耦合量子阱調(diào)制器Figure 16. Ge/SiGe coupled quantum well modulator

由表3可知,SiGe量子阱電吸收調(diào)制器的能耗較低可達16 fJ·bit-1,消光比高達9 dB,插入損耗為15 dB,通過對比調(diào)制器尺寸可知,在尺寸最大為π×302 μm2時,調(diào)制器的插入損耗最低為4.5 dB。在相同尺寸情況下,根據(jù)擺動電壓變化得到消光比均為6 dB?；赒CSE效應(yīng)的調(diào)制器的實驗結(jié)果表明,在低電壓下調(diào)制器性能具有的較大潛力。

表3 工作在通信波長下基于量子阱的電光調(diào)制器Table 3. Electro-optic modulator based on quantum well working at communication wavelength

4 結(jié)束語

硅光子學作為一個重要的光電集成平臺,近年來取得了較大研究進展,展示了其低功耗、低成本、互補金屬-氧化物-半導體(CMOS)兼容性的優(yōu)勢。在不同硅光子學器件中,硅電光調(diào)制器是實現(xiàn)電信號轉(zhuǎn)換為光信號的關(guān)鍵有源組件,但在有機電光材料的高速調(diào)制器商業(yè)化之前,需要進行更多的研究與發(fā)展。

本文基于SiGe電光調(diào)制器對近年來調(diào)制器件的研究成果進行了綜述,主要對SiGe調(diào)制行了研究與分析,對比了采用不同結(jié)構(gòu)調(diào)制器的性能,討論了PIN、PN結(jié)等電學調(diào)制結(jié)構(gòu)。近年來,國內(nèi)外進行了基于Ge材料、SiGe材料研究,可實現(xiàn)器件的高速調(diào)制以及獲得更低的插入損耗,為發(fā)展高速率、低損耗的光子調(diào)制器提供了思路,也為其它光子器件的研發(fā)提供了技術(shù)參考。光子調(diào)制器作為光纖通信系統(tǒng)的核心器件,實現(xiàn)其高調(diào)制速率、低驅(qū)動電壓以及低插入損耗是目前需要解決的問題。由于硅光子技術(shù)的發(fā)展,涌現(xiàn)出了較多高性能的調(diào)制器,而采用傳統(tǒng)硅材料的調(diào)制器已經(jīng)不能滿足日益快速發(fā)展的光通信技術(shù)以及光互連技術(shù),基于其它材料和結(jié)構(gòu)的調(diào)制器將不斷出現(xiàn),同時,現(xiàn)有器件與制造工藝的兼容性也將不斷提高。