測(cè)試回路雜散電感消除技術(shù)研究

袁麗娟，荊茂盛，胡奇威，左 寧，王洪洲

( 中國(guó)電子科技集團(tuán)公司第四十五研究所， 北京 100176)

近年來(lái)，隨著物聯(lián)網(wǎng)、車聯(lián)網(wǎng)、太陽(yáng)能電池板等新興產(chǎn)業(yè)的興起，半導(dǎo)體功率器件向提高開關(guān)速度、降低工作損耗、提高工作溫度和增強(qiáng)可靠性等方向發(fā)展與創(chuàng)新，在很大程度上滿足了社會(huì)各行業(yè)多樣化的應(yīng)用需求。高壓半導(dǎo)體功率器件在劃切、分選前的晶圓級(jí)電性能參數(shù)測(cè)試是保證封裝產(chǎn)品良率的重要環(huán)節(jié)。全自動(dòng)高壓探針測(cè)試系統(tǒng)用于半導(dǎo)體功率器件晶圓級(jí)靜態(tài)、動(dòng)態(tài)參數(shù)測(cè)試不可或缺的前道檢測(cè)設(shè)備。為了保證功率器件芯片在進(jìn)入后道封裝環(huán)節(jié)后最終產(chǎn)品的良率，探針測(cè)試系統(tǒng)需要提供可靠的測(cè)試平臺(tái)以確保精準(zhǔn)的電性能參數(shù)測(cè)試。相對(duì)復(fù)雜的結(jié)構(gòu)導(dǎo)致運(yùn)動(dòng)平臺(tái)以及測(cè)試回路的設(shè)計(jì)需要針對(duì)測(cè)試工藝進(jìn)行多個(gè)方面的考慮。

1 典型的半導(dǎo)體功率器件

典型的半導(dǎo)體功率器件主要有MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)和IGBT（絕緣柵雙極型晶體管）2 種。MOSFET 電性能測(cè)試示意如圖1 所示。

圖1 MOSFET 電性能探針測(cè)試示意圖

IGBT 集MOSFET 電壓控制特性和BJT（雙極結(jié)型晶體管）低導(dǎo)通電阻特性于一體，具有驅(qū)動(dòng)簡(jiǎn)單、驅(qū)動(dòng)功率小、輸入阻抗大、導(dǎo)通電阻小、開關(guān)損耗低、工作頻率高等特點(diǎn)，繼承了MOSFET 較寬的安全工作區(qū)（Safe Operation Area，SOA）特性，是電力電子器件家族中最重要的成員之一，IGBT器件等效電路圖如圖2 所示。

圖2 IGBT 器件等效電路圖

IGBT 眾多的優(yōu)良性能，使其廣泛應(yīng)用于新能源汽車、軌道交通、光伏等行業(yè)。但是絕緣柵雙極型晶體管（IGBT）的關(guān)斷時(shí)間短，探針測(cè)試系統(tǒng)測(cè)試回路中的雜散電感在被測(cè)器件開通和關(guān)斷的過(guò)程中將感應(yīng)出較高的電壓尖峰，大功率逆變器中IGBT 兩端會(huì)出現(xiàn)較大的電壓過(guò)沖，高電壓應(yīng)力可能超過(guò)半導(dǎo)體器件的承受能力，最終導(dǎo)致半導(dǎo)體器件的破壞，同時(shí)還會(huì)導(dǎo)致高頻噪聲以及輻射污染等問(wèn)題。為此需采取一定的措施降低測(cè)試回路中的雜散電感，從而保護(hù)半導(dǎo)體器件免受損壞。

2 測(cè)試回路雜散電感分析

全自動(dòng)高壓探針測(cè)試系統(tǒng)主要由測(cè)試所需儀表、特殊性能的線纜、探針/ 探針卡、運(yùn)動(dòng)工作臺(tái)、物料傳輸機(jī)構(gòu)等構(gòu)成，如圖3 所示。

圖3 全自動(dòng)探針測(cè)試系統(tǒng)

以IGBT 測(cè)試器件為例說(shuō)明測(cè)試回路中雜散電感的分布。圖4 為對(duì)IGBT 器件進(jìn)行電性能參數(shù)測(cè)試的示意圖。

圖4 電性能參數(shù)測(cè)試回路

IGBT 器件進(jìn)行參數(shù)測(cè)試的等效電路圖如圖5 所示，圖5 中DUT(device under test)為被測(cè)的IGBT 器件。其中C Force 為集電極激勵(lì)線，C Sense 為集電極感應(yīng)線；G Force 為柵極激勵(lì)線，G Sense 為柵極感應(yīng)線；E Force 為發(fā)射極激勵(lì)線，E Sense 為發(fā)射極的感應(yīng)線。在電性能參數(shù)測(cè)試中，C Force 和E Force 為整個(gè)回路提供了測(cè)試環(huán)境，電壓可達(dá)幾千伏，G Force 為雙脈沖形式的柵極驅(qū)動(dòng)電壓。當(dāng)G Force 上有正電壓且大于開啟電壓時(shí)，整個(gè)回路導(dǎo)通，即相當(dāng)于開關(guān)閉合。否則IGBT不導(dǎo)通，即相當(dāng)于開關(guān)斷開。

圖5 參數(shù)測(cè)試的等效電路圖

根據(jù)雜散電感的定義可知，連接導(dǎo)線、元件引線、元件本體等都會(huì)有雜散電感的存在，且對(duì)于整個(gè)測(cè)試回路來(lái)說(shuō)，感應(yīng)線阻抗極大、電流極小近似為0，故測(cè)試回路在考慮雜散電感對(duì)其的影響下可等效為圖6。

圖6 測(cè)試回路中雜散電感的主要分布

電感具有通直流阻交流的特性，故探針測(cè)試回路中存在一瞬態(tài)：

由式(1)可知，存在瞬態(tài)集射極兩端的電壓等于測(cè)試儀給定電壓與回路中雜散電感產(chǎn)生的電壓之和。集電極與發(fā)射極兩端的電壓會(huì)超過(guò)測(cè)試儀給定的電壓，且由于開通和關(guān)斷時(shí)間極小，雜散電感值較大時(shí)，集射極兩端電壓值較大，超過(guò)IGBT器件兩端的耐受能力，對(duì)器件造成損壞。

3 疊層母排降低雜散電感的原理

開關(guān)器件與其它電氣件的連接方式大致上可分為4 類。同軸電纜這種連接方式其互感較低且使用方便，但是其存在費(fèi)用高、載流量低的缺點(diǎn)。銅板或銅條的平行排列連接方式可以在一定程度上抑制電壓尖峰，但是互感仍然較大。電纜絞線使用方便而且便宜，但是自感和互感都較大，且載流量一般較小。疊層母排技術(shù)則兼?zhèn)淞私?jīng)濟(jì)性和實(shí)用性。測(cè)試回路連接分類如圖7 所示。

圖7 測(cè)試回路連接方式

疊層母排的主要結(jié)構(gòu)是將排疊兩層銅母排或多次銅母排，用絕緣材料將各層銅母排進(jìn)行電氣隔離，再通過(guò)一些工藝將導(dǎo)電層與絕緣層制作成整體。疊層母排截面呈現(xiàn)扁平狀，使導(dǎo)電層面積在相同的電流截面下增大，也大幅增加了散熱面，改善系統(tǒng)散熱性能，提升了載流量;與此同時(shí)疊層母排降低了導(dǎo)電層之間的間隔距離，但由于疊層使輸入輸出線之間的分布電容加大，分布電容加大使輸入輸出線兩端之間的耦合減小，起到去耦的效果，可以降低空間中的電磁干擾。由于流經(jīng)疊層母排兩側(cè)的電流方向相反，且大部分相互疊加，一定程度上抵消了對(duì)外的磁場(chǎng)，有效地減小了線路上的寄生電感。根據(jù)麥克斯韋的電磁場(chǎng)理論，通電導(dǎo)線在周圍空間產(chǎn)生磁場(chǎng)，電流越大磁場(chǎng)強(qiáng)度越強(qiáng)。在高速開關(guān)狀態(tài)下，換流時(shí)會(huì)產(chǎn)生高頻的大電流，而且根據(jù)集膚效應(yīng)，高頻電流主要分布在導(dǎo)體的表面。根據(jù)高頻電流的鏡像理論，層疊式電流路徑能夠抵消更多的磁場(chǎng)，回路中的寄生電感更小。疊層母排的結(jié)構(gòu)如圖8 所示。

圖8 疊層母排結(jié)構(gòu)

假設(shè)兩層疊層母排基本參數(shù)：l 為母排長(zhǎng)度，w 為寬度，h 為導(dǎo)電平板厚度，d 為兩層導(dǎo)電平板中心間距。

導(dǎo)體的電感由外電感和內(nèi)電感組成：

（1）內(nèi)電感Li是由導(dǎo)體內(nèi)部的磁鏈引起，其大小隨頻率的增加而減?。?/p>

（2）外電感Lo是由正、負(fù)母排的電流方向和拓?fù)浣Y(jié)構(gòu)決定，與頻率無(wú)關(guān)。

在高頻狀態(tài)下，由于存在集膚效應(yīng)，內(nèi)電感Li很小可以忽略，電感主要表現(xiàn)為外電感Lo；而在低頻狀態(tài)下，Li是電感的重要成分，電感表現(xiàn)為L(zhǎng)i與Lo之和。內(nèi)電感Li的計(jì)算公式如式(2)所示：

外電感的計(jì)算公式如式(3)所示：

其中，μ0為真空磁導(dǎo)率；μr為相對(duì)磁導(dǎo)率；Δk和Δe為修正因子，由母排幾何參數(shù)決定。如果d?2h 并且d?h+w，上式可以簡(jiǎn)化為：

如果h?w，上式可進(jìn)一步簡(jiǎn)化為：

綜上所述，設(shè)計(jì)低電感的疊層母排時(shí)，有以下五條規(guī)律：

（1）層間距離d 與疊層母排寄生電感大小成正比；

（2）銅排厚度h 與疊層母排寄生電感成正比；

（3）非疊層區(qū)域越大，疊層母排寄生電感越大；

（4）端子越大，疊層母排寄生電感越大；

（5）上下疊層母排電流流向必須相反，即形成雙向鏡像回路，且換流回路包圍的面積應(yīng)盡量小。

疊層母排層間距離過(guò)小時(shí)，將會(huì)導(dǎo)致正負(fù)母排之間的絕緣性能降低；銅排設(shè)計(jì)比較薄端子截面積過(guò)小，會(huì)導(dǎo)致電流密度過(guò)大，溫度過(guò)高。所以針對(duì)性的設(shè)計(jì)疊層母排需要綜合考慮各方面的指標(biāo)。

4 疊層母排在探針測(cè)試系統(tǒng)的應(yīng)用

4.1 疊層母排在探針測(cè)試回路中應(yīng)用分析

對(duì)于探針設(shè)備來(lái)說(shuō)，疊層母排技術(shù)應(yīng)用于同時(shí)測(cè)多個(gè)器件的探針卡與其它電氣件的連接上。圖9 為高壓微腔室滅弧探針卡。

圖9 高壓探針卡

在圖9 中可以看到，探針卡上存在多個(gè)尾部線纜，在探針測(cè)試項(xiàng)目系統(tǒng)中，探針卡主要用于同時(shí)測(cè)量多組開關(guān)器件的電性能參數(shù)，對(duì)于每個(gè)器件來(lái)說(shuō)，都有3 個(gè)極，同時(shí)測(cè)量多個(gè)器件電性能參數(shù)時(shí)涉及多個(gè)回路，疊層母排技術(shù)的設(shè)計(jì)可將回路中的磁場(chǎng)抵消，從而降低雜散電感，滿足系統(tǒng)的可靠性與安全性。疊層母排結(jié)構(gòu)平面圖如圖10。

圖10 疊層母排平面圖

以探針卡同時(shí)測(cè)試晶圓上4 個(gè)IGBT 為例，疊層母排上為每個(gè)IGBT 留出3 個(gè)引腳，便于與IGBT 器件的連接。其疊層母排結(jié)構(gòu)如圖11 所示。

圖11 疊層母排結(jié)構(gòu)

疊層母排電流流向示意如圖12，可知相近兩排母線中電流方向相反，從一定程度上抵消了磁場(chǎng)，從而大大降低了線路中的雜散電感。其中圖12(a)為IGBT T2關(guān)斷瞬態(tài)電流示意，圖12(b)為IGBT T4關(guān)斷瞬態(tài)電流示意。

圖12 高壓電性能測(cè)試時(shí)疊層母排電流流向示意

4.2 疊層母排在探針測(cè)試系統(tǒng)中的應(yīng)用

疊層母排在探針系統(tǒng)中的應(yīng)用步驟主要為：仿真設(shè)計(jì)、仿真分析、優(yōu)化迭代設(shè)計(jì)、實(shí)際測(cè)試。實(shí)際應(yīng)用時(shí)探針卡固定在被測(cè)晶圓上方，探針卡上的線纜通過(guò)設(shè)計(jì)的疊層母排連接測(cè)試儀表。首先在Ansys 有限元仿真軟件進(jìn)行電磁場(chǎng)模型的有限元仿真。用Ansys 軟件中的Q3D Extractor 能高效地對(duì)基于電氣CAD 數(shù)據(jù)或三維Solidworks 模型數(shù)據(jù)的電子結(jié)構(gòu)進(jìn)行三維和二維電磁場(chǎng)仿真，通過(guò)設(shè)置電流的輸入和輸出位置及交流電流的頻率、對(duì)導(dǎo)入結(jié)構(gòu)指定材料屬性，可對(duì)模型進(jìn)行電磁性能分析。Ansys 可以提取寄生參數(shù)，并且計(jì)算任意載流結(jié)構(gòu)的寄生參數(shù)。在Ansys 中對(duì)疊層母排進(jìn)行建模如圖13。

圖13 疊層母排Q3D 模型

在Ansys Q3D 中設(shè)置疊層母排的材料，將母排和導(dǎo)電條材料設(shè)置為銅，將中間絕緣層的材料設(shè)置為環(huán)氧樹脂(FR4 epoxy)，設(shè)置仿真中注入交流電流的輸入面(source)和輸出面(sink)，通過(guò)上述的參數(shù)選取和設(shè)置，軟件即可提取出疊層母排的寄生參數(shù)。圖13 所示母排結(jié)構(gòu)仿真計(jì)算的寄生電感為14.235 μH。

根據(jù)疊層母排的優(yōu)化原理對(duì)疊層母排的外形和結(jié)構(gòu)進(jìn)一步優(yōu)化。圖13 中正負(fù)母排的連接端子部分沒有重疊，導(dǎo)致端子部分寄生電感較大。將寄生電感端子部分也設(shè)計(jì)為疊層結(jié)構(gòu)，如圖14 所示，其中圖14(a)中的端子部分非重合面積較大，寄生電感值為9.348 nH；將端子部分的非重合部分減小，如圖14(b)所示，寄生電感提取值為6.27 nH，寄生電感進(jìn)一步減小。

圖14 疊層母排模型

經(jīng)過(guò)3 次仿真迭代優(yōu)化設(shè)計(jì)的疊層母排結(jié)構(gòu)雜散電感計(jì)算值如表1 所示。

表1 優(yōu)化疊層母排結(jié)構(gòu)前后雜散電感仿真值對(duì)比

將14(b)中的疊層母排結(jié)構(gòu)應(yīng)用在探針測(cè)試系統(tǒng)中，仿真后的C、E 極電壓變化曲線如圖15所示。

圖15 C、E 極兩端電壓變化曲線

圖15 中的縱坐標(biāo)為C、E 極兩端的電壓，由圖15 可知，在探針卡后加入疊層母排，集射極兩端的電壓較為平穩(wěn)，電壓尖峰較小。說(shuō)明疊層母排的加入使得雜散電感值變小，進(jìn)而保護(hù)了被測(cè)器件。

5 結(jié)束語(yǔ)

本文分析了探針測(cè)試系統(tǒng)測(cè)試回路中雜散電感對(duì)被測(cè)器件的影響，如果雜散電感值過(guò)大，會(huì)在電性能參數(shù)測(cè)試過(guò)程中增大被測(cè)器件兩端的尖峰電壓，一旦超過(guò)被測(cè)器件電壓的承受能力，存在被測(cè)器件損壞的隱患。通過(guò)研究疊層母排結(jié)構(gòu)降低雜散電感的原理，進(jìn)一步分析了疊層母排技術(shù)在探針測(cè)試系統(tǒng)中的應(yīng)用，并對(duì)疊層母排結(jié)構(gòu)進(jìn)行仿真分析，得到不同結(jié)構(gòu)疊層母排的雜散電感值，最終在探針測(cè)試系統(tǒng)中對(duì)疊層母排結(jié)構(gòu)降低雜感特性進(jìn)行驗(yàn)證。

疊層母排技術(shù)的發(fā)展，使其廣泛應(yīng)用于軍事設(shè)備系統(tǒng)、電動(dòng)設(shè)備的功率轉(zhuǎn)換模塊、電力開關(guān)系統(tǒng)等領(lǐng)域。不可否認(rèn)的是，疊層母排確實(shí)在一定程度上降低雜散電感，但是其并不能完全消除雜散電感。雜散電感的消除還需要依靠吸收電容與電感的相互作用，以此來(lái)達(dá)到雜散電感消除的目的。電容補(bǔ)償可能會(huì)放大諧波，影響電容器以及線路中其它用電負(fù)載的正常運(yùn)行，對(duì)于探針測(cè)試類設(shè)備來(lái)說(shuō)，測(cè)試回路采用疊層母排結(jié)構(gòu)配合吸收電容來(lái)降低和校準(zhǔn)雜散電感帶來(lái)的電氣干擾會(huì)是一個(gè)新的研究方向。