一種帶動(dòng)態(tài)環(huán)路增益控制器的全數(shù)字鎖相環(huán)

蔣小軍,劉小勇,龔江濤,劉運(yùn)松

(湖南鐵道職業(yè)技術(shù)學(xué)院,湖南 株洲 412001)

0 引言

鎖相環(huán)(PLL)是無(wú)線收發(fā)器、高速模數(shù)轉(zhuǎn)換器(ADC)和片上系統(tǒng)(SOC)等電路的關(guān)鍵部件。鎖定時(shí)間是全數(shù)字鎖相環(huán)的關(guān)鍵參數(shù)之一,在理想情況下,鎖定時(shí)間應(yīng)盡可能小。鎖相環(huán)采用調(diào)頻字估算和預(yù)置技術(shù)[1-3],調(diào)節(jié)DCO頻率控制字,使之接近目標(biāo)頻率,從而減少鎖定時(shí)間。但鎖相環(huán)輸出頻率范圍小,濾波器帶寬窄,精度不高,抖動(dòng)大,穩(wěn)定差?；赥DC-PFD的全數(shù)字鎖相環(huán),便于快速捕獲頻率,但是增加了功耗和面積。

針對(duì)上述全數(shù)字鎖相環(huán)存在的問(wèn)題,本文提出了一種基于比例積分(PI)控制器和動(dòng)態(tài)環(huán)路增益控制器(DLGC)的全數(shù)字鎖相環(huán),可以減少鎖相環(huán)鎖定時(shí)間。采用EDA軟件對(duì)整個(gè)系統(tǒng)進(jìn)行設(shè)計(jì)和仿真,給出了計(jì)算機(jī)的仿真結(jié)果。

1 全數(shù)字鎖相環(huán)的方案設(shè)計(jì)

全數(shù)字鎖相環(huán)的系統(tǒng)結(jié)構(gòu)如圖1—2所示。該鎖相環(huán)主要由數(shù)字鑒相器(DPFD)、自適應(yīng)模式選擇電路(AMSC)、動(dòng)態(tài)環(huán)路增益控制器(DLGC)、PI控制的數(shù)字環(huán)路濾波器(DLF)、累加型數(shù)控振蕩器(DCO)和分頻器(DIV)等電路組成[4-5]。

圖1 全數(shù)字鎖相環(huán)系統(tǒng)結(jié)構(gòu)

圖2 DLGC和DLF電路結(jié)構(gòu)

數(shù)字鑒相器(DPFD)由雙D觸發(fā)器和與非門構(gòu)成,具有頻率檢測(cè)和相位檢測(cè)作用。自適應(yīng)模式選擇電路(AMSC)主要由時(shí)間數(shù)字轉(zhuǎn)換器(TDC)和相位誤差檢測(cè)模塊組成,如圖1所示,用于鎖定過(guò)程中選擇鎖定模式,并產(chǎn)生選擇快速鎖定模式或者PI鎖定模式的控制信號(hào)M。當(dāng)參考(輸入)信號(hào)與分頻(輸出)信號(hào)之間的相位誤差QE大于標(biāo)志相位誤差QS時(shí),M=1;反之,M=0。

2 電路設(shè)計(jì)和仿真分析

2.1 數(shù)字鑒相器的設(shè)計(jì)

數(shù)字鑒相器(DPFD)的電路,如圖3所示,由可復(fù)位的D觸發(fā)器(DFF)和與非門(NAND)等組成[5]。其作用是比較輸入與輸出信號(hào)的觸發(fā)沿,并產(chǎn)生超前或滯后的極性信號(hào)(PD)、相位誤差(Sw)和頻率或相位誤差序列(E)。仿真波形如圖4所示,當(dāng)輸入?yún)⒖夹盘?hào)f_ref滯后反饋信號(hào)f_out時(shí),則PD=0;當(dāng)輸入?yún)⒖夹盘?hào)f_ref超前反饋信號(hào)f_out時(shí),PD=1。

圖3 數(shù)字鑒相器電路

圖4 數(shù)字鑒相器電路仿真波形

2.2 動(dòng)態(tài)環(huán)路增益控制器的設(shè)計(jì)

動(dòng)態(tài)環(huán)路增益控制器(DLGC)的工作流程,如圖5所示。當(dāng)M=1,表示相位誤差大于標(biāo)志相位誤差,此時(shí)環(huán)路選擇快速鎖定的工作模式。在該模式中,動(dòng)態(tài)環(huán)路增益控制器(DLGC)開(kāi)始工作,和數(shù)字環(huán)路濾波器一起調(diào)節(jié)整個(gè)鎖相環(huán)的環(huán)路增益。動(dòng)態(tài)環(huán)路增益控制器的參數(shù)和增益的計(jì)算過(guò)程如下:

y1=y1±1

(1)

y2=ym,y2+y1>ym

(2)

y2=y2+y1,-ym≤y2+y1≤ym

(3)

y2=-ym,y2+y1<-ym

(4)

G=y2

(5)

公式(1)“±”符號(hào)表示相位增減方向,取決于超前或滯后信號(hào)PD極性。y1、y2是有正負(fù)之分的符號(hào)數(shù),可以大于0,也可以小于0。ym是y2的最大值,與數(shù)字環(huán)路濾波器的頻率控制字的字節(jié)有關(guān),而且PD是一個(gè)連續(xù)的高電平“1”或低電平“0”。如果M=1,鎖相環(huán)的整體環(huán)路增益將累積到一個(gè)較大的值,以加快鎖定過(guò)程。

當(dāng)M=0時(shí),表示相位誤差QE小于鎖定相位誤差QS,環(huán)路切換到正常的PI鎖定模式。在這種模式下,動(dòng)態(tài)環(huán)路增益控制器停止工作,DLGC中的積分器復(fù)位,即y1=0,y2=0,并通過(guò)M旁路掉(見(jiàn)圖2),有效降低了電路功耗。如果相位誤差PD=1,則G=1;如果PD=0,則G=-1。此時(shí)該鎖相環(huán)就是一個(gè)傳統(tǒng)的比例積分控制鎖相環(huán)。

根據(jù)動(dòng)態(tài)環(huán)路增益控制器(DLGC)的工作流程,本文采用VHDL編程完成該模塊的設(shè)計(jì)。

2.3 數(shù)字環(huán)路濾波器的設(shè)計(jì)

通過(guò)分析計(jì)算,可以推導(dǎo)出數(shù)字環(huán)路濾波器(DLF)的比例積分參數(shù)計(jì)算公式如下:

P=BG

(6)

I=I±AG

(7)

本文對(duì)比例積分控制的數(shù)字環(huán)路濾波器的結(jié)構(gòu)進(jìn)行改進(jìn),如圖6所示。采用流水線的乘法累加器設(shè)計(jì)的數(shù)字環(huán)路濾波器,比例積分參數(shù)A、B和DLGC輸出的增益G只需要7位,經(jīng)乘法器處理后就可以得到14位的頻率控制碼FCW,提高了鎖相環(huán)的運(yùn)行速度并節(jié)省了資源。

圖6 DLF的電路

2.4 整體電路設(shè)計(jì)

依據(jù)圖1鎖相環(huán)系統(tǒng)的結(jié)構(gòu),本文利用Altera公司的QuartusⅡ軟件,對(duì)整個(gè)鎖相環(huán)系統(tǒng)做綜合設(shè)計(jì)和仿真,鎖相環(huán)的仿真電路如圖7所示。

圖7 鎖相環(huán)的仿真電路

在輸入?yún)⒖夹盘?hào)都為1.25 kHz的情況下,基于PI控制和DLGC的全數(shù)字鎖相環(huán)大概經(jīng)過(guò)5.19 ms快速鎖定頻率,如圖8所示。當(dāng)M=1,鎖相環(huán)處在快速鎖定區(qū)。若PD=0,環(huán)路增益G減少;反之,環(huán)路增益G增加。當(dāng)M=0,鎖相環(huán)換處在PI控制區(qū)。若PD=0,環(huán)路增益G=1;反之,增加環(huán)路增益G=-1。與基于PI控制的鎖相環(huán)換相比,本文設(shè)計(jì)的鎖相環(huán)鎖定速度快,但抖動(dòng)較大,不夠穩(wěn)定。

圖8 基于PI控制和DLGC的全數(shù)字鎖相環(huán)的時(shí)序

3 結(jié)語(yǔ)

為了提高鎖相環(huán)的鎖定速度,本文提出了一種基于比例積分(PI)控制器和動(dòng)態(tài)環(huán)路增益控制器(DLGC)的全數(shù)字鎖相環(huán)。鎖相環(huán)中的動(dòng)態(tài)環(huán)路增益控制器可以動(dòng)態(tài)調(diào)整數(shù)字環(huán)路濾波器的增益,減少鎖定時(shí)間。仿真結(jié)果表明,與傳統(tǒng)的PI控制的全數(shù)字鎖相環(huán)相比,該鎖相環(huán)具有電路結(jié)構(gòu)簡(jiǎn)單靈活、鎖定速度快、低功耗、低面積和易于集成的特點(diǎn)。