一種高速雙極工藝的ESD設(shè)計(jì)優(yōu)化

徐佳麗，楊陽(yáng)，周遠(yuǎn)杰

（中國(guó)電子科技集團(tuán)公司第二十四研究所，重慶 400060）

引言

高速雙極工藝由于器件特征頻率高，能夠較好地滿(mǎn)足運(yùn)算放大器、比較器、接口電路等高速電路的性能要求。國(guó)內(nèi)某公司開(kāi)發(fā)的12 V高速雙極工藝在投入運(yùn)用初期抗靜電能力通常只能達(dá)到500 V左右。受靜電影響，電路特性表現(xiàn)為：電流增大，失調(diào)電壓、延遲等交流參數(shù)超差。1000 V靜電試驗(yàn)后，參數(shù)進(jìn)一步惡化，遠(yuǎn)達(dá)不到2 000 V的靜電目標(biāo)。為此，我們迫切需要基于該工藝開(kāi)展靜電的優(yōu)化及平臺(tái)建設(shè)。除ESD設(shè)計(jì)窗口[1]外，本文重點(diǎn)從擊穿電壓、擊穿電流、版圖設(shè)計(jì)等方面進(jìn)行了分析與改進(jìn)。

1 原工藝庫(kù)靜電單元

雙極工藝中常見(jiàn)的靜電保護(hù)有集電極-發(fā)射極組態(tài)和基極-集電極組態(tài)的雙極型晶體管，由基極-集電極或發(fā)射極-基極組態(tài)的二極管也常用于靜電保護(hù)。

該高速雙極工藝庫(kù)中僅僅提供了兩種靜電保護(hù)結(jié)構(gòu)：①用于IO端的普通BC結(jié)二極管；②由BE短接構(gòu)成的用于電源嵌位的橫向NPN管，其回滯電壓相對(duì)小些，本質(zhì)上也是BC結(jié)構(gòu)二極管。BC結(jié)的擊穿電壓普遍在35 V左右，針對(duì)12 V的工作電壓，擊穿電壓偏高，不利于靜電泄放。

2 靜電單元優(yōu)化

2.1 三極管擊穿特性分析

針對(duì)原工藝靜電標(biāo)準(zhǔn)庫(kù)中的BC結(jié)二極管不滿(mǎn)足要求，我們分析了該工藝三極管的擊穿特性，NPN管中的n111y6、n6gcy16，其BVCBO和BVCEO分別約43 V和16.6 V；PNP管中的pv121y4、pv463y12，其BVCBO、BVCEO分別約24 V、13 V。對(duì)12 V的工作電壓，上述無(wú)論N管還是P管，作靜電保護(hù)用時(shí)VCBO均偏高，而B(niǎo)VCEO則相對(duì)適合，且N管的BVCEO設(shè)計(jì)余量更足，P管的略微偏小。對(duì)NPN管的CE結(jié)構(gòu)進(jìn)行TLP測(cè)試，特性曲線(xiàn)如圖1所示。

圖1 NPN管CE結(jié)的TLP曲線(xiàn)

從圖1看， 該工藝NPN管CE結(jié)的觸發(fā)電壓約17 V，二次擊穿電流[2]1.2 A以上，用作2 kV（HBM）的ESD保護(hù)具備了一定可行性。

2.2 二極管與CE結(jié)并聯(lián)的ESD結(jié)構(gòu)

以某比較器的靜電設(shè)計(jì)為例，如圖2所示，二極管為BC結(jié)二極管，I/O反向擊穿時(shí)，CE結(jié)先于二極管擊穿；當(dāng)I/O電壓低于VEE時(shí)，二極管正向壓降約0.7 V，而VECO≈4 V，二極管先于EC結(jié)導(dǎo)通，為主要的靜電泄放路徑。因此該項(xiàng)目所有I/O端（IN+、IN-、OUT+、OUT-、latch）和電源軌間（VCC到GND、VCC到VEE間）的靜電保護(hù)，均在原靜電標(biāo)準(zhǔn)庫(kù)的BC結(jié)二極管基礎(chǔ)上，并聯(lián)了一個(gè)NPN管CE結(jié)構(gòu)。

圖2 二極管與CE結(jié)并聯(lián)的ESD結(jié)構(gòu)

采用圖2的靜電結(jié)構(gòu)進(jìn)行了設(shè)計(jì)和測(cè)試摸底，結(jié)果是：選取的6只電路進(jìn)行靜電試驗(yàn)，在1 500 V靜電均合格，抗靜電能力得到明顯提升，但仍達(dá)不到2 kV的目標(biāo)。表現(xiàn)為在2 000 V靜電試驗(yàn)后，其輸入偏置電流、輸入失調(diào)電壓、邏輯端輸入偏置電流等參數(shù)明顯超標(biāo)。

2.2.1 OBIRCH分析

通過(guò)對(duì)2 000 V靜電后失效樣品進(jìn)行OBIRCH（Optical Beam induced Resistance Change）試驗(yàn)，分別在latch到VEE和IN+到VEE加5 V電壓，在顯微鏡下觀(guān)察熱點(diǎn)和電流流向。試驗(yàn)發(fā)現(xiàn)發(fā)熱點(diǎn)均來(lái)自于IN+端和latch端的CE結(jié)構(gòu)靜電保護(hù)管，如圖3。

圖3 OBIRCH試驗(yàn)觀(guān)察到的電壓熱點(diǎn)

2.2.2 靜電損傷部位的版圖分析

圖3的CE結(jié)構(gòu)靜電保護(hù)版圖為首次設(shè)計(jì)版本，直接調(diào)用了工藝庫(kù)中NPN管版圖，如圖4。

圖4 NPN管子的版圖

圖4中，集電極C共6條，每條M1（一次鋁）寬2.6 um。通過(guò)3條7.2 um的M2（二次鋁）連通。而發(fā)射極E共12條，每條M1寬1.4 um，通過(guò)6條8.4 um的M2連通。M1、VA（通孔）、M2分別為一鋁、通孔、二鋁。

因?yàn)樗须娏飨冉?jīng)過(guò)M1再通過(guò)VA到M2，所以電流能力每層均需考慮，最大電流能力按M1、VA、M2三者中能力最弱的計(jì)算。 M1、M2的電流密度125 ℃為2 mA/μm，VA的電流密度為0.25 mA/μm周長(zhǎng)，則C和E的最大電流能力分別為31.2 mA、33.6 mA（均按M1）。

圖4中的NPN管C、E上下兩排布局，各叉指不是并排布局，遠(yuǎn)端、近端距離將近30 μm，存在遠(yuǎn)、近端叉指的電流分配不均，大部分電流優(yōu)先流入/流出靠近PAD的叉指，因此C條、E條最大電流能力分別＜31.2 mA、＜33.6 mA。

2 kV（HBM）ESD峰值電流約1.3 A[3]，按5 %的占空比計(jì)算，最大穩(wěn)態(tài)電流約65 mA。因此，圖4的C、E條電流能力均滿(mǎn)足不了65 mA電流要求，故造成了圖4所示的發(fā)熱燒毀點(diǎn)。

2.2.3 CE結(jié)靜電版圖的改進(jìn)

為進(jìn)一步提升CE結(jié)的靜電保護(hù)能力，我們提出了兩種改進(jìn)方案：

方案1：增加CE結(jié)面積

輸入/輸出端采用雙CE結(jié)靜電結(jié)構(gòu)的NPN管，即由2個(gè)NPN上下拼接而來(lái)，每個(gè)NPN的遠(yuǎn)近端距離達(dá)129 μm，如圖5所示。通過(guò)流片、靜電測(cè)試摸底知，該方案改進(jìn)效果不明顯，抗靜電依據(jù)達(dá)不到2 kV。

圖5 雙CE結(jié)NPN管的標(biāo)準(zhǔn)版圖

原因是該方案版圖面積雖增大2倍，但抗靜電能力并非增加2倍。PAD放于圖5的上端或下端，這樣，靠近PAD的叉指分配的電流遠(yuǎn)大于遠(yuǎn)端的電流。最樂(lè)觀(guān)估計(jì)其版圖抗靜電能力增加可能最多接近2倍，即C、E最大電流能力僅有31.2×2 mA、33.6×2 mA。

方案2：改進(jìn)CE結(jié)構(gòu)版圖

在力求靜電管版圖簡(jiǎn)潔、寄生小和方便連線(xiàn)的基礎(chǔ)上，我們將標(biāo)準(zhǔn)庫(kù)的NPN管n111y6進(jìn)行了改造?？紤]基極懸空的VCEO擊穿時(shí)基區(qū)上有電流通過(guò)[4]和最大限度保證保證管子n111y6的特性不變，我們?cè)诒ＷCE、B、C三極間距和圖形關(guān)系不變的情況下，將E、C、B的面積均增大到3×70 um，確保擊穿電壓和抗靜電電流能力滿(mǎn)足要求。改造后的1E1C1B結(jié)構(gòu)取名n111y6_3×70，如圖6所示。

圖6 改進(jìn)后的CE結(jié)靜電版圖

所有I/O端到VEE，latch到GND和到VCC的CE結(jié)構(gòu)均只用1個(gè)n111y6_3×70。VCC到VEE共2個(gè)n111y6_3×70。經(jīng)過(guò)設(shè)計(jì)、流片和靜電試驗(yàn)及電測(cè)試知：本方案靜電達(dá)到2 kV要求，在2.6 kV下各項(xiàng)交直流參數(shù)均變化很小。

3 工藝靜電單元平臺(tái)搭建

在上文分析改進(jìn)設(shè)計(jì)基礎(chǔ)上，我們進(jìn)一步搭建了12 V高速雙極工藝的靜電單元平臺(tái)，為后續(xù)項(xiàng)目的直接引用奠定良好基礎(chǔ)。建立了多個(gè)靜電測(cè)試單元，包括原標(biāo)準(zhǔn)庫(kù)單元和自行構(gòu)造的靜電單元，如圖7所示。

圖7 靜電單元組合版圖

靜電單元組合中包含了原標(biāo)準(zhǔn)庫(kù)單元（靜電二極管、電源嵌位、肖特基二極管）和改進(jìn)的靜電單元（n121y4_1p5×35、n121y4_3×35、n121y4_4p2×35、n111y6_3×70、2個(gè)n111y6_3×70并聯(lián)、pv121y4_3 ×70、n6gcy16_redesign和2n6gcy16_redesign）。注：?jiǎn)卧缶Y數(shù)字表示發(fā)射極尺寸，_redesign表示將原工藝多排布局的標(biāo)準(zhǔn)管子改為單排布局。

通過(guò)流片后TLP測(cè)試知：n111y6_3×70靜電單元靜電能力最佳，該結(jié)構(gòu)已先后應(yīng)用于某視頻多路復(fù)用器、某高性能輸入輸出軌到軌運(yùn)算放大器、某抗輻照運(yùn)算放大器、某寬帶對(duì)數(shù)放大器等項(xiàng)目的靜電保護(hù)，其ESD（HBM）能力達(dá)2.6 kV以上，而對(duì)頻率等交流參數(shù)幾乎無(wú)影響。

綜上，我們形成了該高速雙極工藝的靜電單元庫(kù)如表1所示。

表1 某12 V高速雙極工藝的靜電單元

4 結(jié)論

基于自主高速雙極工藝的NPN管BVCEO特別適合于ESD設(shè)計(jì)窗口，I/O端和電源嵌位的靜電保護(hù)采用二極管與CE結(jié)的并聯(lián)結(jié)構(gòu)后，可大大提升靜電效果。

ESD單元的版圖設(shè)計(jì)也是重要的一環(huán)，需特別注意電流的走向和電流的均勻性，不合理的布局布線(xiàn)可能只是增加面積而非真正提高抗靜電能力。本文提出的C、E極寬均為3×70um的NPN管其CE結(jié)靜電保護(hù)能力達(dá)到2 kV以上，完善了該工藝靜電平臺(tái)的建設(shè)。對(duì)2 kV HBM ESD，建議靜電總線(xiàn)寬度60 um以上，在面積允許的情況下采用多層金屬堆疊效果更佳。