基于FPGA的激光測(cè)距硬件設(shè)計(jì)研究*

劉永華

（江西師范高等專科學(xué)校，江西 鷹潭 335000）

激光測(cè)距系統(tǒng)的任務(wù)是利用數(shù)據(jù)采集模塊對(duì)硬件系統(tǒng)接收到的參考信號(hào)和回波信號(hào)進(jìn)行數(shù)據(jù)采樣，之后將采樣數(shù)據(jù)送入信息處理單元解算目標(biāo)距離值[1]。由于激光具有方向性強(qiáng)、單色性好、發(fā)散角度小等優(yōu)點(diǎn)，對(duì)比其他測(cè)距技術(shù)和設(shè)備，激光測(cè)距儀具有測(cè)速效率高、測(cè)距遠(yuǎn)、精度強(qiáng)等特點(diǎn)，現(xiàn)已被廣泛應(yīng)用于航空、農(nóng)業(yè)土地測(cè)量、礦山、港口等領(lǐng)域[2]。本文在對(duì)脈沖式激光測(cè)距進(jìn)行深入研究的理論基礎(chǔ)上，對(duì)激光測(cè)距系統(tǒng)進(jìn)行了相關(guān)的硬件電路設(shè)計(jì)，為后續(xù)的相關(guān)研究提供了借鑒。

1 脈沖式激光測(cè)距原理

激光發(fā)射器會(huì)向被測(cè)對(duì)象發(fā)射特定頻率的激光脈沖，同時(shí)，計(jì)時(shí)器啟動(dòng)，脈沖經(jīng)空氣介質(zhì)進(jìn)行傳輸，到達(dá)待測(cè)對(duì)象后，物體對(duì)激光的反射作用會(huì)使激光反射回激光接收器，計(jì)時(shí)器停止[3]。根據(jù)計(jì)時(shí)器所記錄的時(shí)間差，利用公式計(jì)算距離大小，即：

式中，D為測(cè)量的距離大小，ΔT為激光發(fā)射與反射到達(dá)激光接收器的時(shí)間間隔，C為光速。特別注意：是以發(fā)射和返回脈沖波的上升沿作為時(shí)間基準(zhǔn)ΔT，可計(jì)算出被測(cè)對(duì)象的距離[4]。

2 控制系統(tǒng)設(shè)計(jì)

激光測(cè)距系統(tǒng)的系統(tǒng)結(jié)構(gòu)設(shè)計(jì)如圖1所示，整個(gè)系統(tǒng)可分為四個(gè)部分。第一部分是激光發(fā)射單元，主要驅(qū)動(dòng)二極管發(fā)射激光脈沖；第二部分是激光接收單元，高速AD采樣，對(duì)接收的信號(hào)進(jìn)行放大、整形、濾波，形成可供FPGA處理的數(shù)字信號(hào)，從而完成回波信號(hào)的探測(cè)；第三部分是存儲(chǔ)器，主要用于存放程序和數(shù)據(jù)；第四部分是信息處理單元，主要是圍繞FPGA芯片，完成數(shù)據(jù)的相關(guān)處理，將計(jì)算結(jié)果傳遞給上位機(jī)進(jìn)行顯示[5]。

3 基于FPGA的激光測(cè)距硬件平臺(tái)搭建

3.1 FPGA設(shè)計(jì)

根據(jù)相關(guān)性能的要求，F(xiàn)PGA芯片主要選擇XINLINX公司生產(chǎn)的Ⅴirtex-4XC4ⅤLX40-10FF668I，具有ASMBL架構(gòu)、高邏輯密度、500 MHz的時(shí)鐘頻率，配置電路如圖2所示。

圖2 FPGA配置電路

3.2 激光發(fā)射單元設(shè)計(jì)

在空氣介質(zhì)傳播過程中，由于漫反射的作用導(dǎo)致脈沖功率下降嚴(yán)重。為了滿足遠(yuǎn)距離傳輸要求，需要提高發(fā)射功率。因此，在本次設(shè)計(jì)中選用303 MHz高重復(fù)頻率摻Er光纖飛秒激光器[6]。

設(shè)計(jì)脈沖驅(qū)動(dòng)電路時(shí)，采用EL7104芯片將電路的輸出信號(hào)通過互連線與激光管相連，在互連線的兩端分別接入0.1 μF的阻抗，保證激光管和互連線的匹配。其中，芯片2號(hào)的管腳輸入電壓信號(hào)[7]，自動(dòng)調(diào)整偏置電流，能夠保證激光器發(fā)射光功率的穩(wěn)定。驅(qū)動(dòng)電路圖如圖3所示。

圖3 驅(qū)動(dòng)電路

3.3 激光接收單元設(shè)計(jì)

激光接收單元主要包括三大部分：一是光電探測(cè)器部分，主要選擇光電二極管，保證能將回波信號(hào)轉(zhuǎn)化為電信號(hào)，并根據(jù)光電探測(cè)器匹配激光器；二是匹配放大器部分，放大整形探測(cè)器輸出的電信號(hào)經(jīng)過放大、整形、濾波后能增強(qiáng)信號(hào)性能，便于后續(xù)處理；三是AD數(shù)據(jù)模塊，能完成模數(shù)轉(zhuǎn)換，在存儲(chǔ)器中陸續(xù)存儲(chǔ)已調(diào)制的離散數(shù)據(jù)。

本系統(tǒng)中，激光接收單元各部分的電路模塊關(guān)系如圖4所示[8]。其中，回波光信號(hào)通過光電探測(cè)器能夠?qū)⒐庑盘?hào)轉(zhuǎn)換成電信號(hào)，由于部分電信號(hào)比較微弱，需要經(jīng)過匹配放大器，完成信號(hào)的放大、整流、過濾，為AD高速采樣做好準(zhǔn)備。

圖4 激光接收單元各部分電路模塊關(guān)系

3.3.1 探測(cè)器部分

由于雪崩二激光具有響應(yīng)速度快、倍增因子適中、噪聲小、成本低等優(yōu)點(diǎn)，所以光電探測(cè)器選用的是AD500-9型雪崩光電二極管以及C30724光電探測(cè)[9]。

3.3.2 匹配放大器部分

主放大電路主要是利用兩個(gè)超高速電流反饋放大器AD8009進(jìn)行級(jí)聯(lián)[10]，增益倍數(shù)由原先的10擴(kuò)大為100，主放大電路如圖5所示。由于反饋電路采用的是電流負(fù)反饋，反饋電阻和帶寬存在反比關(guān)系，再考慮到AD8009所需的工作環(huán)境（例如175 mA以上的負(fù)載電流，440 MHz的信號(hào)帶寬），綜合判斷反饋電阻為1 kΩ。

圖5 主放大電路原理圖

3.3.3 AD數(shù)據(jù)采樣模塊

該系統(tǒng)模塊主要通過高速ADC進(jìn)行采樣，并將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，再由FPGA控制完成數(shù)據(jù)的采集和運(yùn)算處理，通過PCI數(shù)據(jù)接口將數(shù)據(jù)結(jié)果傳遞給上位機(jī)進(jìn)行顯示。高速數(shù)據(jù)采集模塊系統(tǒng)結(jié)構(gòu)如圖6所示。

圖6 AD高速數(shù)據(jù)采集模塊系統(tǒng)結(jié)構(gòu)

其中，高速ADC模塊采用的是ADC08D1000芯片，其采樣速率能夠達(dá)到1 GHz。外部時(shí)鐘模塊，由于外部時(shí)鐘的精準(zhǔn)性對(duì)ADC的精準(zhǔn)采樣影響較大，實(shí)際電路中也會(huì)產(chǎn)生時(shí)鐘的抖動(dòng)，時(shí)鐘抖動(dòng)的時(shí)間間隔需低于15 ps，因此，采用IDT公司的專用時(shí)鐘芯片ICS8430-61，其具有高精度、低抖動(dòng)的特點(diǎn)。FPGA控制模塊對(duì)ADC08D1000進(jìn)行配置時(shí)，首先會(huì)將配置命令控制字寫進(jìn)緩存器中，同時(shí)通過三線口對(duì)ADC的內(nèi)部?jī)蓷l通道進(jìn)行配置，完成對(duì)數(shù)據(jù)的運(yùn)算處理。

3.4 FPGA與ADC接口設(shè)計(jì)

FPGA與ADC的接口設(shè)計(jì)電路圖如圖7所示。FPGA與ADC08D1000的輸出端相連，將ADC08D1000得到的數(shù)據(jù)通過FPGA緩存到DDR3緩存器中，以便后續(xù)單元將數(shù)據(jù)取走。

4 測(cè)試系統(tǒng)組成

測(cè)試系統(tǒng)如圖8所示，主要由激光發(fā)射接收控制器件、數(shù)據(jù)采集模塊、上位機(jī)組成。本次測(cè)試主要針對(duì)2 854.35 m的待測(cè)距離，其測(cè)量結(jié)果如圖9所示。

圖8 測(cè)試系統(tǒng)組成

圖9 測(cè)量結(jié)果

5 結(jié)果與結(jié)論

經(jīng)過十次測(cè)距，結(jié)果顯示的最大和最小誤差分別為17 cm和3 cm，誤差均在±20 cm以內(nèi)，符合預(yù)期。經(jīng)過小波變換的奇異值檢測(cè)算法求出其平均值，測(cè)距結(jié)果為2 854.38 m，和實(shí)際值相差3 cm。圖9中的LabⅤIEW界面上顯示的是第9次回波信號(hào)的幅值大小和時(shí)間值，測(cè)試結(jié)果為2 854.31 m。

通過對(duì)多脈沖式激光測(cè)距儀進(jìn)行硬件設(shè)計(jì)，實(shí)現(xiàn)了測(cè)距儀的自動(dòng)化測(cè)量和遠(yuǎn)距離測(cè)量，滿足了測(cè)距技術(shù)在不同領(lǐng)域的要求，具有良好的研究和應(yīng)用價(jià)值。