基于FPGA的運(yùn)動(dòng)補(bǔ)償實(shí)現(xiàn)方法

楊 敏

(中國電子科技集團(tuán)公司第二十研究所,陜西 西安 710068)

0 引 言

艦載雷達(dá)系統(tǒng)中,由于運(yùn)動(dòng)目標(biāo)與雷達(dá)之間有相對(duì)徑向運(yùn)動(dòng),雷達(dá)接收到的目標(biāo)回波信號(hào)具有多普勒頻移,使得雷達(dá)測(cè)量目標(biāo)的距離與目標(biāo)所在的真實(shí)距離存在一定的誤差,且該誤差隨目標(biāo)速度提高而增大。因此,需要在脈沖壓縮處理前進(jìn)行目標(biāo)運(yùn)動(dòng)補(bǔ)償,以獲得目標(biāo)的真實(shí)距離。

傳統(tǒng)運(yùn)動(dòng)補(bǔ)償實(shí)現(xiàn)多采用CORDIC算法產(chǎn)生補(bǔ)償信號(hào)[1],然而CORDIC算法的復(fù)雜性使上述方法具有開發(fā)難度大、開發(fā)周期長的缺陷。隨著近年現(xiàn)場(chǎng)可編程門陣列(FPGA)技術(shù)的不斷發(fā)展,FPGA的功能已不僅僅是完成復(fù)雜的邏輯控制,而是更多地實(shí)現(xiàn)各種復(fù)雜的算法,工程實(shí)現(xiàn)中可運(yùn)用快速傅里葉變換(FFT)、直接數(shù)字合成(DDS)等IP核進(jìn)行復(fù)雜信號(hào)處理算法運(yùn)算,具有靈活配置、高速并行處理的優(yōu)點(diǎn),因此在FPGA上實(shí)現(xiàn)運(yùn)動(dòng)補(bǔ)償、脈沖壓縮算法可以提高系統(tǒng)的實(shí)時(shí)性能并提高設(shè)計(jì)人員的開發(fā)效率。本文將在FPGA中利用DDS技術(shù)產(chǎn)生補(bǔ)償信號(hào)實(shí)現(xiàn)運(yùn)動(dòng)補(bǔ)償,以消除運(yùn)動(dòng)目標(biāo)的多普勒頻移帶來的測(cè)距誤差,并對(duì)運(yùn)動(dòng)補(bǔ)償后脈沖壓縮結(jié)果進(jìn)行驗(yàn)證與分析。

1 多普勒頻移對(duì)測(cè)距的影響

當(dāng)目標(biāo)相對(duì)于雷達(dá)的徑向速度為v時(shí),雷達(dá)回波信號(hào)頻率與發(fā)射信號(hào)頻率差值為多普勒頻率:

(1)

式中:v為目標(biāo)與雷達(dá)的相對(duì)速度,單位為m/s;λ為發(fā)射載波的波長,單位為m。

(2)

(3)

2 運(yùn)動(dòng)補(bǔ)償

當(dāng)目標(biāo)的回波信號(hào)具有多普勒頻移時(shí),由于脈沖壓縮匹配濾波器輸出信號(hào)的偏移,必然會(huì)造成測(cè)距誤差,并且測(cè)距誤差隨目標(biāo)速度增大而增大。

2.1 運(yùn)動(dòng)補(bǔ)償原理

(4)

2.2 運(yùn)動(dòng)補(bǔ)償?shù)腗ATLAB仿真

設(shè)定雷達(dá)波形參數(shù)為:脈寬T=12 μs,帶寬B=20 MHz,采樣率fs=30 MHz,載波波長λ=0.017 9 m,跟蹤波門為120 m,距離采樣單元為5 m,采樣起始時(shí)刻為5 940 m。在距離雷達(dá)6 000 m處設(shè)置徑向速度v=1 000 m/s的目標(biāo),采用MATLAB產(chǎn)生該目標(biāo)的線性調(diào)頻回波信號(hào),并進(jìn)行運(yùn)動(dòng)補(bǔ)償及脈沖壓縮仿真。

(1) 不做運(yùn)動(dòng)補(bǔ)償后脈沖壓縮結(jié)果如圖1所示。

圖1 MATLAB仿真不做運(yùn)動(dòng)補(bǔ)償?shù)拿}沖壓縮結(jié)果

(2) 做運(yùn)動(dòng)補(bǔ)償后脈沖壓縮結(jié)果如圖2所示。

話雖如此，但康師傅能取得這26年的迅速發(fā)展，贏得無數(shù)國民的信賴，企業(yè)本身的專注、努力和積極履行社會(huì)責(zé)任也是關(guān)鍵。

圖2 MATLAB仿真做運(yùn)動(dòng)補(bǔ)償?shù)拿}沖壓縮結(jié)果

圖2中目標(biāo)峰值所在距離采樣單元為373,與圖1比較,回波信號(hào)的脈沖壓縮峰值位置相對(duì)實(shí)際超前2個(gè)距離采樣單元,因此檢測(cè)距離誤差為10 m,與上述Δs一致。根據(jù)圖2計(jì)算目標(biāo)檢測(cè)距離s=(373-T×fs-1)×5+5 940,經(jīng)計(jì)算此時(shí)檢測(cè)距離為6 000 m,與實(shí)際目標(biāo)距離一致,即經(jīng)過運(yùn)動(dòng)補(bǔ)償后,成功消除由動(dòng)目標(biāo)多普勒頻移引起的測(cè)距誤差。

2.3 運(yùn)動(dòng)補(bǔ)償?shù)腇PGA實(shí)現(xiàn)

2.3.1 實(shí)現(xiàn)方案

FPGA可利用DDS技術(shù)直接合成所需頻率的正、余弦信號(hào)與輸入信號(hào)相乘實(shí)現(xiàn)頻譜搬移。本文基于FPGA實(shí)現(xiàn)運(yùn)動(dòng)補(bǔ)償方法的核心,即使用DDS IP核產(chǎn)生補(bǔ)償信號(hào)f(t)對(duì)應(yīng)的正、余弦信號(hào),具體運(yùn)動(dòng)補(bǔ)償實(shí)現(xiàn)方案如圖3所示。

(1) 根據(jù)系統(tǒng)下發(fā)參數(shù)計(jì)算多普勒頻率fd,并將fd送入配置參數(shù)計(jì)算模塊,計(jì)算DDS IP核配置參數(shù);

(2) 使用配置參數(shù)配置DDS IP核后,DDS IP輸出補(bǔ)償信號(hào)f(t);

(3) 補(bǔ)償信號(hào)f(t)與目標(biāo)回波S′(t)進(jìn)行復(fù)數(shù)相乘,并將相乘結(jié)果送至脈沖壓縮模塊,進(jìn)行后續(xù)脈沖壓縮計(jì)算。

2.3.2 DDS產(chǎn)生補(bǔ)償信號(hào)

(5)

式中:N=2n,n為DDS IP核設(shè)置精度。

在運(yùn)動(dòng)補(bǔ)償算法實(shí)現(xiàn)中,使fout=fd,根據(jù)式(3)計(jì)算Δθ,則:

(6)

式(6)計(jì)算得到的Δθ即為DDS IP核配置參數(shù),將Δθ送至DDS IP核配置接口完成DDS IP核配置后,DDS IP核輸出與fd相應(yīng)的補(bǔ)償信號(hào)。

2.3.3 FPGA實(shí)現(xiàn)的驗(yàn)證

FPGA實(shí)現(xiàn)運(yùn)動(dòng)補(bǔ)償算法的驗(yàn)證過程如圖4所示。

圖4 運(yùn)動(dòng)補(bǔ)償?shù)腇PGA仿真驗(yàn)證過程

(1) 設(shè)定雷達(dá)波形及目標(biāo)參數(shù)與本文第2.2小節(jié)“運(yùn)動(dòng)補(bǔ)償?shù)腗ATLAB仿真”中保持一致,采用MATLAB產(chǎn)生目標(biāo)的線性調(diào)頻信號(hào),并將產(chǎn)生的線性調(diào)頻信號(hào)存為16進(jìn)制的coe格式文件;

(2) FPGA將coe文件存入片內(nèi)只讀存儲(chǔ)器(ROM)后,讀取ROM數(shù)據(jù)進(jìn)行運(yùn)動(dòng)補(bǔ)償及脈沖壓縮仿真,并將仿真結(jié)果存為txt文件;

(3) 采用MATLAB讀取txt文件數(shù)據(jù),對(duì)數(shù)據(jù)進(jìn)行格式轉(zhuǎn)換后將FPGA仿真得到的脈沖壓縮結(jié)果繪圖,如圖5所示;

圖5 FPGA仿真做運(yùn)動(dòng)補(bǔ)償?shù)拿}沖壓縮結(jié)果

(4) 圖5所示目標(biāo)峰值所在距離采樣單元為373,則目標(biāo)檢測(cè)距離s=(373-T×fs-1)×5+5 940,經(jīng)計(jì)算此時(shí)檢測(cè)距離為6 000 m,與實(shí)際目標(biāo)距離一致,由此說明FPGA實(shí)現(xiàn)運(yùn)動(dòng)補(bǔ)償算法有效地消除了目標(biāo)多普勒頻移帶來的測(cè)距誤差。

3 結(jié)束語

通過理論計(jì)算及MATLAB仿真,驗(yàn)證了采用運(yùn)動(dòng)補(bǔ)償消除目標(biāo)多普勒頻移造成測(cè)距誤差的有效性,在此基礎(chǔ)上設(shè)計(jì)運(yùn)動(dòng)補(bǔ)償算法的FPGA實(shí)現(xiàn)方案,通過FPGA與MATLAB聯(lián)合仿真驗(yàn)證了基于FPGA的運(yùn)動(dòng)補(bǔ)償實(shí)現(xiàn)方法可行、有效,在工程實(shí)現(xiàn)中為雷達(dá)系統(tǒng)提高測(cè)距精度提供了一種高效、快捷的解決方案。