一種多功能定時控制模塊的設(shè)計與實現(xiàn)

李 剛

一種多功能定時控制模塊的設(shè)計與實現(xiàn)

李 剛

（中國電子科技集團公司第二十研究所，西安 710068）

根據(jù)搜索雷達定時、通訊和多功能控制的任務需求，以FPGA為主要控制器件，構(gòu)建了基于CPCI總線架構(gòu)的多功能定時控制模塊。硬件設(shè)計包含電源模塊、時鐘管理、FPGA、PCIe控制和RS-422串口等功能模塊，軟件方面使用Verilog語言編程實現(xiàn)了雷達時序控制、PCIe接口控制和同步串口數(shù)據(jù)傳輸、雷達參數(shù)初始化、顯控指令分發(fā)、分系統(tǒng)狀態(tài)回告、遮蔽角響應、GPS校時等多種功能。模塊隨雷達樣機在煙臺某試驗場進行了試驗驗證，經(jīng)過整機聯(lián)調(diào)和整機試驗，定時控制模塊的功能和可靠性得到了充分驗證。實際工程應用表明，通用定時接口各模塊的功能和性能均能滿足系統(tǒng)的設(shè)計要求。

雷達；定時；接口；控制；遮蔽角；時統(tǒng)

0 引言

現(xiàn)代雷達一般由天線、伺服機構(gòu)、發(fā)射機、接收機、頻率合成器、信號處理機、顯控終端等多分機組成，各分機之間需要通過嚴格約束的同步信號來協(xié)調(diào)整體工作的一致性，完成這一功能的模塊稱為雷達定時模塊。隨著雷達技術(shù)的發(fā)展，各子系統(tǒng)的功能和實時性要求更高，為了確保各子系統(tǒng)能夠協(xié)調(diào)地工作，必須設(shè)計一個能夠提供精確時序信號和實現(xiàn)多接口通信及雷達模式切換的功能模塊，即雷達定時控制模塊。定時控制的要求越來越高，單一功能的處理模塊已不能滿足其要求。多功能性質(zhì)的定時控制模塊作為連接整體系統(tǒng)中各個模塊或者分系統(tǒng)的核心樞紐，以內(nèi)部時鐘或外部傳輸?shù)臅r鐘信號為基準來產(chǎn)生信號處理系統(tǒng)內(nèi)部所需的各種信號，接收從顯控終端發(fā)送過來的各種控制命令和控制信號，產(chǎn)生系統(tǒng)內(nèi)各信號處理板所需的控制命令和控制時序信號。

電子科技大學、西安電子科技大學等研究機構(gòu)在雷達定時控制領(lǐng)域開展了深入研究[1-7]。本文基于搜索雷達樣機的任務需求，開展了多功能定時控制模塊的設(shè)計，在單一電路模塊上通過邏輯編程實現(xiàn)了時序信號產(chǎn)生和與其他分系統(tǒng)的通訊，能夠根據(jù)顯控指令切換雷達波形、頻點、手動增益控制（Manual Gain Control，MGC）、時間靈敏度控制（Sensitivity Time Control，STC）等工作參數(shù)，具有遮蔽角響應和GPS校時等功能。該定時控制模塊具有多功能、小型化、可擴展等優(yōu)點。模塊隨雷達樣機進行了功能、性能驗證試驗，試驗結(jié)果證明了設(shè)計的有效性和可靠性，具有較高的工程實踐價值。

1 硬件設(shè)計

雷達的定時控制基于統(tǒng)一的時鐘源，選用雷達頻率合成器產(chǎn)生的高穩(wěn)定性時鐘作為定時模塊外部時鐘，同時模塊內(nèi)部采用有源晶振作為時鐘源用以備份。定時控制模塊采用緊湊型外設(shè)部件互連（Compact Peripheral Component Interconnect，CPCI）總線架構(gòu)，硬件組成如圖1所示，在結(jié)構(gòu)上使用歐卡連接器和標準6U板卡尺寸，可熱插拔，具有良好的散熱和抗振動沖擊能力。

圖1 定時控制模塊硬件組成

定時控制模塊各主要硬件部分的功能如下：

1）電源：將外部輸入的5 V直流電壓轉(zhuǎn)換為3.3 V、2.5 V、1.8 V、1.2 V、1 V等電壓供給各電路模塊使用。

2）時鐘：使用外部同軸電纜輸入的100 MHz系統(tǒng)時鐘和板上有源晶振產(chǎn)生的備份時鐘驅(qū)動可編程邏輯器件（Field Programmable Gate Array，F(xiàn)PGA）。優(yōu)先使用系統(tǒng)時鐘，在連續(xù)20 ms未檢測到系統(tǒng)時鐘時使用本地時鐘，時鐘經(jīng)分頻產(chǎn)生10 MHz、20 MHz、80 MHz分別供同步接收、發(fā)送和計數(shù)使用。

3）FPGA：選用通用可編程邏輯控制器件，具有極高的處理速度和豐富的邏輯和I/O接口資源。通過邏輯編程實現(xiàn)板間數(shù)據(jù)傳輸、時序生成和開關(guān)控制。

4）總線控制：PCIe總線作為國際通用的并行總線標準[8-9]，具有優(yōu)良的性能和高速傳輸速率，使用高性能國產(chǎn)SM9656芯片作為PCIe接口控制器實現(xiàn)與顯控端的通信傳輸。

5）串口驅(qū)動：采用國產(chǎn)SM3485芯片實現(xiàn)半雙工同步數(shù)據(jù)傳輸。差分同步串口采用三對差分信號組成半雙工同步串口，通過方向控制電平實現(xiàn)收發(fā)控制。

2 與其他分系統(tǒng)的通信接口實現(xiàn)

定時控制模塊是雷達整機的調(diào)度中心，與大部分的分系統(tǒng)有交互通信。定時控制模塊依靠豐富的接口資源完成與各分系統(tǒng)的通訊，如圖2所示，也可輸出采樣同步、復位等脈沖信號。

圖2 定時控制模塊對外通信接口

2.1 PCIe總線

采用PCIe總線接收顯控終端傳輸過來的控制命令字組，定時控制模塊通過PCIe接口接收顯控發(fā)來的指令，同時回告各分機狀態(tài)信息。指令和狀態(tài)回告數(shù)據(jù)各128字節(jié)。

2.2 RS422同步串口

定時控制模塊采用半雙工同步串口向各分系統(tǒng)分發(fā)任務指令，同時接收各分系統(tǒng)工作狀態(tài)。同步串口由Clock（時鐘）、Data（數(shù)據(jù)）和Direction（傳輸方向）信號組成，其中傳輸時鐘由發(fā)送方產(chǎn)生；傳輸數(shù)據(jù)內(nèi)容包括報文頭、發(fā)送及接收方編碼、控制字和結(jié)束符；傳輸方向信號由定時控制模塊產(chǎn)生，為高時從定時控制端向分機端發(fā)送，為低時從分機端向定時控制端發(fā)送。

同步串口的傳輸控制以系統(tǒng)同步為起始。系統(tǒng)同步上升沿觸發(fā)啟動定時控制模塊向各分系統(tǒng)發(fā)送控制報文，各分系統(tǒng)接收完控制報文，將數(shù)據(jù)進行緩存，并將緩存的控制狀態(tài)和故障狀態(tài)合并成狀態(tài)報文，發(fā)送給定時控制模塊。緩存的控制狀態(tài)將在下一系統(tǒng)同步上升沿觸發(fā)時有效，各分系統(tǒng)的狀態(tài)上報數(shù)據(jù)為本周期有效數(shù)據(jù)。發(fā)射、頻合、接收分機數(shù)據(jù)傳輸先發(fā)送后接收，傳輸控制時序如圖3所示。

圖3 定時接口模塊的收發(fā)時序示意

2.3 采樣觸發(fā)與復位信號

定時控制模塊以系統(tǒng)同步脈沖為基準，根據(jù)不同工作模式，延遲生成采樣觸發(fā)信號，輸出至模數(shù)轉(zhuǎn)換（Analog to Digital，AD）采樣模塊。

根據(jù)顯控指令，定時控制模塊生成分機復位信號，復位信號差分采用RS-422A電平標準，正脈沖有效，脈寬200 ms，輸出至需復位分機。

3 定時控制模塊的工作流程

3.1 雷達工作參數(shù)的初始化

雷達設(shè)備加電后，定時控制模塊將預設(shè)工作參數(shù)從數(shù)據(jù)緩存區(qū)和寄存器中讀出發(fā)送至各分機，初始狀態(tài)的參數(shù)包括：頻點、波形、量程；接收增益、STC增益；發(fā)射機開關(guān)；接收機開關(guān)；頻合器開關(guān)；采樣控制等。

3.2 雷達工作模式和參數(shù)的切換

雷達工作中操作手需要根據(jù)功能、目標遠近、類型切換波形、量程和頻點，點擊顯控界面后，即可下發(fā)指令至定時控制模塊，定時控制模塊解析指令并根據(jù)狀態(tài)控制命令改變工作狀態(tài)，分發(fā)給頻率源、波形產(chǎn)生等分系統(tǒng)。在分機故障時發(fā)送復位信號對分機進行復位。

3.3 雷達分系統(tǒng)工作狀態(tài)的上報

定時控制模塊接收各個分系統(tǒng)的回報狀態(tài)，將狀態(tài)數(shù)據(jù)存儲，等待顯控終端定時讀取。狀態(tài)信息包括分機溫度、通信鏈路是否正常、參數(shù)設(shè)置是否響應等。

3.4 雷達遮蔽角的響應

雷達有時需對特定方位角度進行屏蔽，防止輻射傷害[7]。定時控制模塊實時收取伺服機構(gòu)發(fā)送的碼盤數(shù)據(jù)，當雷達天線旋轉(zhuǎn)至設(shè)定遮蔽區(qū)時，定時控制模塊自動向雷達發(fā)射機下達關(guān)發(fā)射指令，當伺服旋轉(zhuǎn)超過遮蔽區(qū)時又自動切換至正常發(fā)射狀態(tài)。

3.5 GPS校時

搜索雷達接入情報系統(tǒng)或者武器系統(tǒng)時，必須采用統(tǒng)一時間，GPS和北斗導航以衛(wèi)星為時鐘源，具有精度高、穩(wěn)定性好的特點[10-11]。本設(shè)計以GPS接收機輸出的精確秒脈沖為基準生成毫秒級相對時間，結(jié)合GPS通過網(wǎng)口或串口發(fā)送的包含年、月、日、時、分、秒的授時數(shù)據(jù)，最終生成精確的實時系統(tǒng)時間。

3.6 定時控制模塊的工作流程

定時控制模塊的工作流程如圖4所示。

圖4 定時控制模塊的工作流程

4 調(diào)試與試驗

使用硬件描述語言Verilog對定時控制模塊的FPGA進行編程，實現(xiàn)了所需功能，通過與雷達其他各分機的聯(lián)調(diào)聯(lián)試對分機間時序傳輸、數(shù)據(jù)通訊等功能進行了初步驗證。定時控制模塊向頻合器發(fā)送指令數(shù)據(jù)時的調(diào)試界面如圖5所示，可見報文數(shù)據(jù)由起始標志、控制字、終止符等組成，在時鐘驅(qū)動下傳輸，方向信號為高時執(zhí)行數(shù)據(jù)發(fā)送任務。為了保證數(shù)據(jù)傳輸中不發(fā)生丟失、在傳輸起始前和結(jié)束后都留有相當長的時間間隙。

圖5 數(shù)據(jù)傳輸調(diào)試界面

隨后定時控制模塊隨雷達樣機在煙臺某試驗場架設(shè)并開展了功能驗證試驗。在數(shù)十天的試驗中，定時控制模塊圓滿完成各項預定功能。試驗中設(shè)置遮蔽角后顯控界面截取圖如圖6所示，可見設(shè)置遮蔽角后僅在固定區(qū)域發(fā)射電磁波，其他區(qū)域電磁靜默。

圖6 試驗中遮蔽區(qū)的響應

通過雷達各項功能、指標驗證試驗對模塊的可靠性也在嚴酷的環(huán)境中得到了充分驗證。

5 結(jié)語

定時控制在雷達工作中發(fā)揮著中樞作用，基于搜索雷達樣機的研制需求，設(shè)計了多功能定時控制模塊。介紹了基于CPCI總線架構(gòu)的硬件組成，通過Verilog編程語言實現(xiàn)了雷達時序控制、初始化設(shè)置、顯控指令分發(fā)、分系統(tǒng)狀態(tài)回告、遮蔽角設(shè)置、GPS校時等多種功能，并隨雷達樣機在煙臺某試驗場進行了試驗驗證，經(jīng)過分機間聯(lián)調(diào)和整機功能試驗，定時控制模塊的功能和可靠性得到了充分驗證。試驗表明，該多功能定時接口各模塊的功能和性能均滿足系統(tǒng)的設(shè)計要求。受應用背景限制，該定時控制模塊僅適用于旋轉(zhuǎn)拋物面體制雷達，未來可增加收發(fā)（Transmitter and Receiver，T/R）控制和波束控制等功能，以延伸應用于相控陣雷達。

[1] 潘靜雅. 某分布式雷達定時控制電路的設(shè)計與實現(xiàn)[D]. 西安：西安電子科技大學，2014.

[2] 夏碧君. 某分布式雷達定時控制與通道校正的邏輯設(shè)計[D]. 西安：西安電子科技大學，2014.

[3] 李邦. 基于FPGA的雷達定時控制和預處理模塊設(shè)計[D]. 西安：西安電子科技大學，2018.

[4] 吳忠國. 基于SOPC的通用定時接口設(shè)計與實現(xiàn)[D]. 西安：西安電子科技大學，2014.

[5] 吳文博. 基于FPGA動態(tài)局部可重構(gòu)技術(shù)的雷達定時器設(shè)計[D]. 成都：電子科技大學，2016.

[6] 彭凱. 基于Nios_軟核的多功能定時控制的設(shè)計與實現(xiàn)[D]. 西安：西安電子科技大學，2012.

[7] 周倩. VTS 雷達自適應定時模塊設(shè)計[J]. 火控雷達技術(shù)，2016，45（1）：23-26.

[8] 李全孟. 雙向PCI_PCIe橋接電路的驗證[D]. 西安：西安電子科技大學，2018.

[9] 姜帥龍. 接口交聯(lián)驗證系統(tǒng)實現(xiàn)與研究[D]. 成都：電子科技大學，2018.

[10] 江良劍，劉洪，熊善泉，等. 基于北斗SoC的雷達數(shù)據(jù)采集系統(tǒng)設(shè)計[J]. 電子測量技術(shù)，2015，38（7）：79-83.

[11] 張繼國，丁岐娟. 某型地空導彈系統(tǒng)時間同步設(shè)計[J].雷達科學與技術(shù)，2018，16（6）：596-600.

Design and Realization of Multi-Function Timing Control Module

LI Gang

According to the task requirements of timing, communication and multi-function control of a certain type of search radar, a multi-function timing control module based on CPCI bus architecture is constructed with FPGA as the main control device. The hardware design includes power module, clock management, FPGA, PCIe control, RS-422 serial port and other functional modules. The software uses Verilog language programming to realize the radar timing control, PCIe interface and synchronous serial port data transmission, radar parameter initialization, display and control command distribution, sub-system status reporting, shelter Angle setting, GPS timing calibration and so on Kind of function. The module was tested and verified with the radar prototype in a test site in Yantai, and the function and reliability of the timing control module were fully verified through the integrated adjustment and the whole machine test. The practical engineering application shows that the function and performance of each module of the universal timing interface can meet the design requirements of the system.

Radar; Timing; Interface; Control; Shadow Zone; Time Synchronization

TN973.3

A

1674-7976-(2023)-03-225-04

2022-12-08。

李剛（1989.12—），陜西寶雞人，碩士，工程師，主要研究方向為雷達總體、定時控制。