一種基于FPGA的高速并行傳輸系統(tǒng)設(shè)計(jì)

畢濤 劉迪 張大為 葛寶川

摘? 要：該系統(tǒng)使用FPGA芯片完成了高速并行傳輸系統(tǒng)設(shè)計(jì)，其由并行數(shù)據(jù)發(fā)送端、并行數(shù)據(jù)信道、并行數(shù)據(jù)接收端和數(shù)據(jù)分析顯示裝置四部分構(gòu)成。并行數(shù)據(jù)發(fā)送端實(shí)現(xiàn)海明編碼和數(shù)據(jù)格式轉(zhuǎn)變的功能；并行數(shù)據(jù)信道由7根同軸電纜及相應(yīng)電路組成；接收端進(jìn)行故障檢測(cè)、數(shù)據(jù)同步提取、抽樣判決和校驗(yàn)糾錯(cuò)。在傳輸過(guò)程中實(shí)時(shí)監(jiān)測(cè)數(shù)據(jù)狀態(tài)，最后通過(guò)RS232串口發(fā)送給PC機(jī)用于檢測(cè)誤碼率。系統(tǒng)創(chuàng)新地使用了“多采樣點(diǎn)判決算法”，降低了傳輸過(guò)程中的誤碼率。

關(guān)鍵詞：現(xiàn)場(chǎng)可編門(mén)陣列；并行數(shù)據(jù)傳輸；誤碼率；海明碼；串行通信

中圖分類(lèi)號(hào)：TP274+.2? ? 文獻(xiàn)標(biāo)識(shí)碼：A? 文章編號(hào)：2096-4706（2023）01-0058-04

Design of a High-Speed Parallel Transmission System Based on FPGA

BI Tao， LIU Di， ZHANG Dawei， GE Baochuan

（School of Basic Science for Aviation， Naval Aviation University， Yantai? 264001， China）

Abstract： This system uses FPGA chip to complete the design of high-speed parallel transmission system. The system consists of four parts： parallel data sending end， parallel data channel， parallel data receiving end and data analysis and display device. The parallel data sending end realizes the functions of Hamming coding and data format transformation. The parallel data channel is composed of 7 coaxial cables and corresponding circuits. The receiving end performs fault detection， data synchronous extraction， sampling decision and check and error correction. In the transmission process， the data status is monitored in real time， and finally sent to the PC through RS232 serial port for detecting the bit error rate. The system innovatively uses the “multi sampling point decision algorithm” to reduce the bit error rate in the transmission process.

Keywords： FPGA; parallel data transmission; bit error rate; Hamming code; serial communication

0? 引? 言

隨著數(shù)字式設(shè)備的大量使用，設(shè)備之間的數(shù)據(jù)傳輸、控制、接收和處理顯得尤為重要。傳統(tǒng)的數(shù)據(jù)傳輸系統(tǒng)速率低，在傳輸過(guò)程中不能校驗(yàn)編碼是否正確，已經(jīng)不能適應(yīng)數(shù)據(jù)傳輸業(yè)務(wù)的發(fā)展。設(shè)計(jì)一套高速并行的數(shù)據(jù)傳輸系統(tǒng)，實(shí)現(xiàn)數(shù)據(jù)高速的可靠傳輸，并且能夠在傳輸工程中實(shí)現(xiàn)檢錯(cuò)和糾錯(cuò)。該系統(tǒng)具有傳輸速度高、傳輸數(shù)據(jù)誤碼率低的特點(diǎn)。

1? 系統(tǒng)結(jié)構(gòu)

本系統(tǒng)能夠滿足以下指標(biāo)：

數(shù)據(jù)實(shí)現(xiàn)并行傳輸?shù)臄?shù)據(jù)位大于4 bit；數(shù)據(jù)傳輸?shù)木€纜長(zhǎng)度大于50 cm，傳輸速率大于20 Mbps；誤碼率低于1/1 000；可傳輸任意1 024 bit數(shù)據(jù)接收端，接收端配RS232接口，波特率9 600，以便用計(jì)算機(jī)檢測(cè)誤碼率；在傳輸過(guò)程中當(dāng)一根導(dǎo)線斷路、兩根導(dǎo)線短接或?qū)Ь€持續(xù)高低電平時(shí)，接收器能檢錯(cuò)報(bào)警，且能夠?qū)崿F(xiàn)數(shù)據(jù)糾錯(cuò)等功能。

并行數(shù)據(jù)發(fā)送端和接收端均使用硬件描述語(yǔ)言在FPGA芯片中構(gòu)建可編程邏輯實(shí)現(xiàn)。發(fā)送端進(jìn)行海明編碼和數(shù)據(jù)格式轉(zhuǎn)變；傳輸信道由7根同軸電纜組成；接收端進(jìn)行故障檢測(cè)、數(shù)據(jù)同步提取、抽樣判決和校驗(yàn)糾錯(cuò)；在傳輸過(guò)程中通過(guò)顯示裝置實(shí)時(shí)監(jiān)測(cè)數(shù)據(jù)狀態(tài)；最后通過(guò)RS232串口發(fā)送給PC機(jī)檢測(cè)誤碼率。系統(tǒng)結(jié)構(gòu)如圖1所示。

2? 系統(tǒng)方案設(shè)計(jì)

2.1? 主控模塊

STC系列單片機(jī)資源豐富，但在速度和精度上難以滿足要求。高速并行數(shù)據(jù)傳輸邏輯可通過(guò)FPGA實(shí)現(xiàn)，時(shí)序上控制嚴(yán)格，有較高的速度和精度，能夠很好地完成設(shè)計(jì)指標(biāo)要求。

2.2? RS232通信電路

串口通信芯片選用TI公司的MAX3232，能實(shí)現(xiàn)FPGA端口電壓和PC機(jī)串口電壓的轉(zhuǎn)換，轉(zhuǎn)換速率高達(dá)250 KB/s，符合設(shè)計(jì)要求。

2.3? 傳輸線的論證與選擇

高速數(shù)字信號(hào)對(duì)導(dǎo)線有嚴(yán)格的要求，信號(hào)在普通導(dǎo)線中反射和失真嚴(yán)重，普通導(dǎo)線不能滿足該信道的要求，所以選用同軸電纜。同軸電纜的抗干擾能力強(qiáng)、屏蔽性能好、傳輸數(shù)據(jù)穩(wěn)定、信號(hào)衰減小、傳輸速度高。

2.4? 校驗(yàn)碼的論證與選擇

奇偶校驗(yàn)碼只能檢測(cè)出奇數(shù)位出錯(cuò)，而且奇偶校驗(yàn)碼無(wú)法檢測(cè)出哪位出錯(cuò)，接收端不僅具有報(bào)警檢錯(cuò)功能，還要具有數(shù)據(jù)糾錯(cuò)功能，所以奇偶校驗(yàn)碼不滿足設(shè)計(jì)的要求。海明碼是一種多重奇偶校驗(yàn)檢錯(cuò)系統(tǒng)，它通過(guò)在數(shù)據(jù)位之間插入k個(gè)校驗(yàn)位，從而實(shí)現(xiàn)檢錯(cuò)并且能夠確定一位錯(cuò)誤數(shù)據(jù)的位置，符合設(shè)計(jì)的要求。

3? 系統(tǒng)理論分析與計(jì)算

3.1? 信號(hào)基帶傳輸原理

M信號(hào)基帶傳輸系統(tǒng)是指不經(jīng)過(guò)載波調(diào)制而直接傳輸二進(jìn)制數(shù)字信號(hào)的系統(tǒng)，基帶傳輸系統(tǒng)適用于近距離通信，該設(shè)計(jì)要求發(fā)送端和接收端使用50 cm的電纜進(jìn)行通信，比較適合直接使用基帶進(jìn)行數(shù)據(jù)傳輸，屬于基帶傳輸系統(tǒng)。下面對(duì)高速并行傳輸系統(tǒng)中的兩個(gè)概念進(jìn)行分析和說(shuō)明。

3.1.1? 誤碼率分析

主要從信道噪聲、碼間干擾、傳輸線帶寬限制三個(gè)方面進(jìn)行分析：

（1）信道噪聲?；鶐鬏斚到y(tǒng)中信道加性噪聲通常被視為均值為0、平均功率為 ，噪聲瞬時(shí)值V服從高斯分布為：

（1）

噪聲的引入會(huì)使得信號(hào)波形發(fā)生畸變，門(mén)限判決失誤，導(dǎo)致誤碼產(chǎn)生。結(jié)合題目要求，我們應(yīng)該使用合適的濾波器將頻帶外的噪聲濾除，同時(shí)采用多點(diǎn)抽樣判決的方法將噪聲的干擾降到最低。

（2）碼間干擾。由于基帶信號(hào)受信道傳輸時(shí)延的影響，信號(hào)波形將被延遲從而擴(kuò)展到下一碼元，形成碼間干擾，造成系統(tǒng)誤碼。二進(jìn)制單極性基帶傳輸系統(tǒng)誤碼率公式為：

（2）

結(jié)合設(shè)計(jì)要求，使用的濾波器參數(shù)設(shè)置盡量考慮產(chǎn)生碼間干擾的情況，從而提高并行數(shù)據(jù)傳輸速率。

（3）傳輸線帶寬限制。由于同軸電纜由一定材質(zhì)的導(dǎo)體構(gòu)成，必定有最大帶寬限制，而基帶信號(hào)是由方波組成，其中的高頻成分通過(guò)同軸電纜后會(huì)丟失一部分高頻分量，導(dǎo)致信號(hào)產(chǎn)生失真和畸變，對(duì)電平判決產(chǎn)生影響，導(dǎo)致誤碼產(chǎn)生。如圖2所示。

針對(duì)這個(gè)問(wèn)題，本設(shè)計(jì)采用了“多采樣點(diǎn)判決算法”，如圖2所示。通過(guò)提高采樣時(shí)鐘，增加采樣點(diǎn)數(shù)，然后比較各采樣點(diǎn)0、1電平的個(gè)數(shù)，判決該碼元的實(shí)際電平，實(shí)驗(yàn)效果良好，進(jìn)一步降低了誤碼的概率。

3.1.2? 傳輸效率分析

為了降低誤碼率，我們?cè)诓⑿袛?shù)據(jù)傳輸總線的橫向上采用海明校驗(yàn)保證數(shù)據(jù)正確率，縱向上采用RS232串行數(shù)據(jù)標(biāo)準(zhǔn)格式增加起始位、校驗(yàn)位和停止位保證數(shù)據(jù)的完整性。

縱向數(shù)據(jù)共32個(gè)包：每包數(shù)據(jù)為11 bits：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、1個(gè)停止位。

橫向數(shù)據(jù)共7條通道：4條數(shù)據(jù)通道和3條校驗(yàn)通道。

所以，有效數(shù)據(jù)個(gè)數(shù)為32×8×4=1 024，總數(shù)據(jù)個(gè)數(shù)為32×11×7=2 464，即傳輸效率為：。

3.2? 故障分析及傳輸速率提升方法

3.2.1? 傳輸故障分析及判斷

本設(shè)計(jì)要求在一根導(dǎo)線出現(xiàn)故障時(shí)接收端能實(shí)現(xiàn)數(shù)據(jù)糾錯(cuò)的功能，這要求發(fā)送端進(jìn)行數(shù)據(jù)格式的變化，增加校驗(yàn)位使接收端不僅可以檢錯(cuò)還可以進(jìn)行數(shù)據(jù)的糾錯(cuò)：

（1）兩根導(dǎo)線短接。當(dāng)傳輸線中的兩根導(dǎo)線短接時(shí)，信號(hào)碼元之間會(huì)互相干擾，導(dǎo)致碼元錯(cuò)誤。實(shí)驗(yàn)分析表明兩導(dǎo)線短接后，數(shù)據(jù)無(wú)影響或者改變了其中一根導(dǎo)線的數(shù)據(jù)，因此可以使用海明編碼可以進(jìn)行數(shù)據(jù)糾錯(cuò)。

（2）一根導(dǎo)線斷接。當(dāng)傳輸線中的一根導(dǎo)線斷接后，接收端FPGA引腳狀態(tài)為固定的高電平或低電平，可以使用海明編碼可以進(jìn)行數(shù)據(jù)糾錯(cuò)。

（3）導(dǎo)線固定高或低電平。當(dāng)傳輸線中的一根導(dǎo)線固定電平時(shí)，接收端FPGA引腳狀態(tài)為固定的高電平或低電平，同樣可以使用海明編碼可以進(jìn)行數(shù)據(jù)糾錯(cuò)。

3.2.2? 傳輸速率提升方法

傳輸速率受到編碼方式、線纜特性、環(huán)境噪聲等多種因素的影響，要想提升數(shù)據(jù)率必須進(jìn)行全面的分析和考慮。結(jié)合設(shè)計(jì)要求，采用以下四種辦法提高傳輸速率：

（1）采用海明校驗(yàn)碼對(duì)數(shù)據(jù)進(jìn)行一位糾錯(cuò)。

（2）選用高質(zhì)量同軸電纜屏蔽外界噪聲和線間干擾。

（3）發(fā)送端增加同步位，增加接收端位定時(shí)的準(zhǔn)確性。

（4）接收端對(duì)碼元多次采樣，抽樣判決，降低噪聲對(duì)0、1轉(zhuǎn)換的干擾。

3.3? 海明碼檢錯(cuò)與糾錯(cuò)原理

海明碼是一種線性分組碼，它在傳輸?shù)南⒘魈囟ǖ奈恢弥胁迦胄ｒ?yàn)碼，用來(lái)偵測(cè)并更正單一比特錯(cuò)誤，符合設(shè)計(jì)要求。設(shè)待編碼的數(shù)據(jù)共k位，增加校驗(yàn)位r位，構(gòu)成一個(gè)n=k+r位的碼字，然后用r個(gè)校驗(yàn)位產(chǎn)生的r個(gè)校正因子來(lái)區(qū)分無(wú)錯(cuò)和在碼字中的n個(gè)不同位置的一位錯(cuò)碼。滿足以下關(guān)系式：

2r≥r+k+1

考慮到并行傳輸線纜條數(shù)的要求，取k=4，則為了糾正一位錯(cuò)碼，由上式可知，要求監(jiān)督位數(shù)r≥3，若取r=3，則n=k+r=7，所以共需7根線纜。

3.3.1? 發(fā)送端編碼

設(shè)這7個(gè)碼元分別為a6a5a4a3a2a1a0，其中a2a1a0為校驗(yàn)位；設(shè)S1S2S3為矯正子，它們之間的關(guān)系如表1所示。

由表格1可見(jiàn)：矯正子S1為1時(shí)，錯(cuò)碼位置在a2、a4、a5、a6，所以可得出矯正子和錯(cuò)碼位置的關(guān)系：

S1=a6⊕a5⊕a4⊕a2

S2=a6⊕a5⊕a3⊕a1? ? ? ? ? ? ? ? ? ? ? ? ? ?（4）

S3=a6⊕a4⊕a3⊕a0

若要求校驗(yàn)位可以對(duì)數(shù)據(jù)位進(jìn)行檢錯(cuò)和糾錯(cuò)，則S1=S2=S3=S0，解得：

（5）

所以發(fā)送端編碼時(shí)校驗(yàn)位的計(jì)算方法如式（5）所示。

3.3.2? 接收端解碼

接收端收到每個(gè)碼組后，按照式（4）計(jì)算出S1、S2和S3，再按照表格2就可以判定錯(cuò)碼情況；若有錯(cuò)碼，則對(duì)錯(cuò)碼進(jìn)行取反即可得到原始正確的數(shù)據(jù)。

3.4? ?阻抗匹配控制

本設(shè)計(jì)中采用50 Ω同軸線作為并行信號(hào)傳輸線，則傳輸線特征阻抗Zs為50 Ω。其中源端輸出電阻即FPGA的I/O口輸出電阻為17 Ω左右，在信號(hào)源端阻抗低于傳輸線特征阻抗的條件下，在信號(hào)的源端和傳輸線之間串接一個(gè)電阻Rs=33 Ω，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負(fù)載端反射回來(lái)的信號(hào)發(fā)生再次反射，如圖3所示。

4? 系統(tǒng)軟硬件設(shè)計(jì)和實(shí)驗(yàn)結(jié)果

4.1? 系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)硬件部分主要由FPGA、MAX3232通信模塊、LMZ12003降壓模塊、故障檢測(cè)電路、同軸線構(gòu)成，系統(tǒng)硬件框圖如圖4所示，系統(tǒng)硬件實(shí)物圖如圖5所示。

4.2? 系統(tǒng)軟件設(shè)計(jì)

發(fā)送端進(jìn)行海明編碼和數(shù)據(jù)格式轉(zhuǎn)變；接收端進(jìn)行故障檢測(cè)、數(shù)據(jù)同步提取、抽樣判決和校驗(yàn)糾錯(cuò)；在傳輸過(guò)程中通過(guò)顯示裝置實(shí)時(shí)監(jiān)測(cè)數(shù)據(jù)狀態(tài)；上述功能可通過(guò)硬件描述語(yǔ)言搭建邏輯電路實(shí)現(xiàn)。上位機(jī)軟件測(cè)試如圖6所示，系統(tǒng)軟件實(shí)施方案如圖7所示。

4.3? 軟件仿真測(cè)試

SignalTapII仿真圖如圖8所示。

4.4? 電纜故障測(cè)試

對(duì)電纜進(jìn)行故障測(cè)試，結(jié)果如表2所示。

4.5? 數(shù)據(jù)率測(cè)試

當(dāng)數(shù)據(jù)率從10 MHz增加到50 MHz時(shí)，誤碼位數(shù)和誤碼率的結(jié)果如表3所示。

5? 結(jié)? 論

本設(shè)計(jì)硬件電路采用兩塊FPGA開(kāi)發(fā)板及其外圍電路，實(shí)現(xiàn)了高速并行數(shù)據(jù)傳輸系統(tǒng)。重點(diǎn)在于軟件的設(shè)計(jì)，實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)姆€(wěn)定可靠，具有傳輸效率高、傳輸距離長(zhǎng)、誤碼率低等特點(diǎn)。當(dāng)線纜出現(xiàn)故障能夠自行報(bào)警，接收端能夠?qū)崿F(xiàn)數(shù)據(jù)糾錯(cuò)功能。擴(kuò)展了傳輸監(jiān)測(cè)的軟件顯示，自行分析傳輸過(guò)程中的誤碼率，具有一定的實(shí)際應(yīng)用價(jià)值。

參考文獻(xiàn)：

[1] 王平，張新東.基于智能儀表的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì) [J].自動(dòng)化與儀表，2009，24（4）：9-10+18.

[2] 王金庭，楊敏，田浩，等.基于FPGA的函數(shù)發(fā)生器 [J].電子測(cè)量技術(shù)，2010，33（4）：32-34.

[3] 杜里，張其善.電子裝備自動(dòng)測(cè)試系統(tǒng)發(fā)展綜述 [J].計(jì)算機(jī)測(cè)量與控制，2009（6）：1019-1021.

[4] 王剛，喬純捷，王躍科.基于時(shí)鐘同步的分布式實(shí)時(shí)系統(tǒng)監(jiān)控 [J].電子測(cè)量與儀器學(xué)報(bào)，2010，24（3）：274-278.

[5] 李惠，徐小川，于學(xué)偉，等.基于STM32的智能發(fā)電機(jī)電參量測(cè)量裝置的設(shè)計(jì) [J].電測(cè)與儀表，2016，53（2）：125-128.

[6] 張磊，康家方，趙志勇，等.基于PSWF的非正弦通信系統(tǒng)的同步的方法 [J].無(wú)線電通信技術(shù)，2011，37（4）：7-9.

[7] 種蘭祥，朱春香，游濤.數(shù)字存儲(chǔ)示波器的計(jì)算機(jī)控制與同步測(cè)量 [J].電子測(cè)量技術(shù)，2008，31（10）：73-75+96.

[8] 鄒建，林強(qiáng)，王二鋒.基于FPGA的波形發(fā)生器設(shè)計(jì) [J].電子測(cè)量技術(shù)，2012，35（7）：47-50.

[9] 朱軍，高清維，韓璐.基于DSP和FPGA的數(shù)據(jù)通信實(shí)現(xiàn)方案 [J].電子測(cè)量技術(shù)，2009，31（1）：102-104+119.

[10] 孟慶生，徐中干.基于無(wú)線傳感器網(wǎng)絡(luò)的電參數(shù)測(cè)量系統(tǒng)設(shè)計(jì) [J].數(shù)字技術(shù)與應(yīng)用，2019，37（1）：195-196+198.

[11] 陸翔，劉邦經(jīng).基于STM32的嵌入式綜合實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)研究 [J].實(shí)驗(yàn)室研究與探索，2017，36（10）：57-60.

[12] 唐亞平.基于FPGA與DSP的等精度數(shù)字頻率計(jì)設(shè)計(jì) [J].微計(jì)算機(jī)信息，2007（2）：249-250+91.

[13] 楊旭.傳感器技術(shù)在機(jī)電技術(shù)中的應(yīng)用 [J].當(dāng)代化工研究，2020（22）：73-74.

[14] 邢蘭昌，祁雨，劉昌嶺，等.電－聲－熱多參數(shù)聯(lián)合測(cè)試系統(tǒng)開(kāi)發(fā) [J].實(shí)驗(yàn)技術(shù)與管理，2017，34（11）：78-85.

作者簡(jiǎn)介：畢濤（1986—），男，漢族，山東煙臺(tái)人，講師，碩士研究生，研究方向：控制工程。收稿日期：2022-09-02