一種高階補(bǔ)償?shù)蜏仄瘞痘鶞?zhǔn)源

鄧玉清，高 寧

（中國(guó)電子科技集團(tuán)公司第58 研究所，江蘇 無(wú)錫 214035）

0 引 言

高性能的模擬、數(shù)字電路中，系統(tǒng)的穩(wěn)定工作離不開穩(wěn)定的、對(duì)環(huán)境溫度變化和電源電壓變化敏感度低的基準(zhǔn)電壓源。這類基準(zhǔn)電壓源通常作為內(nèi)部電源為電路中的重要模塊電路，如A/D、D/A、LDO（低壓差線性穩(wěn)壓器）等電路提供參考電壓或者穩(wěn)定電壓、電流[1]。尤其對(duì)于模擬電路而言，基準(zhǔn)電壓源的穩(wěn)定與否對(duì)整個(gè)電路的性能與穩(wěn)定性有著至關(guān)重要的影響[2-3]。

文獻(xiàn)[4]采用基極電流補(bǔ)償方法降低帶隙基準(zhǔn)的溫漂特性，所得到的溫漂系數(shù)為9.1 ppm/℃；文獻(xiàn)[5]提出采用負(fù)反饋補(bǔ)償網(wǎng)絡(luò)來(lái)提高帶隙基準(zhǔn)的穩(wěn)定性和精度，得到的溫漂為34.6 ppm/℃；文獻(xiàn)[6]采用引入跟隨溫度變化的漸變阻抗設(shè)計(jì)來(lái)降低溫漂，溫漂為6.4 ppm/℃。

1 基準(zhǔn)電路工作原理

基準(zhǔn)電路的產(chǎn)生原理是利用兩個(gè)具有正、負(fù)溫度特性的電壓進(jìn)行一定比例權(quán)衡相加，從而得到一個(gè)不隨溫度變化的穩(wěn)定電壓輸出，其數(shù)學(xué)原理如圖1 所示。

圖1 基準(zhǔn)電路邏輯圖

基準(zhǔn)電路的表達(dá)式為：

根據(jù)上述原理，選用帶有負(fù)溫度系數(shù)的VBE以及帶有正溫度系數(shù)的ΔVBE進(jìn)行一定比例的疊加，就能得到一個(gè)幾乎不隨溫度變化的穩(wěn)定基準(zhǔn)源。式（1）對(duì)溫度T進(jìn)行微分可得：

2 電路設(shè)計(jì)

傳統(tǒng)的帶隙基準(zhǔn)結(jié)構(gòu)如圖2 所示。

圖2 傳統(tǒng)帶隙基準(zhǔn)結(jié)構(gòu)圖

圖2是傳統(tǒng)帶隙基準(zhǔn)電路的示意圖，其輸出帶隙基準(zhǔn)電壓VREF可表示為：

式中：VT是溫度T的一次函數(shù)；N為三極管Q2與Q1的數(shù)量比?？梢酝ㄟ^(guò)精確調(diào)整電阻比例，使得式（1）中VBE的一階溫度系數(shù)抵消，得到一個(gè)幾乎不隨溫度變化而變化的電壓，但實(shí)際上雙極型晶體管的VBE并不是隨溫度呈線性變化的，其溫度特性為：

式中：VG( )T是溫度為0 K 時(shí)外推得到的PN 結(jié)二極管電壓；T為絕對(duì)溫度；Tr是參考溫度，是一個(gè)給定的常數(shù)溫度；η是電場(chǎng)因子由工藝決定的常數(shù)；IC是與溫度有關(guān)的高級(jí)變量，因此可以設(shè)定IC（T）=FTδ。式（4）可以寫為：

式中，TlnT為非線性分量。綜上可知，傳統(tǒng)結(jié)構(gòu)的帶隙基準(zhǔn)電路只能消除一階溫度系數(shù)影響，并不能消除VBE中的高階項(xiàng)對(duì)溫度的影響。針對(duì)上述問(wèn)題，本文提出一種帶有高階補(bǔ)償結(jié)構(gòu)的低溫漂帶隙基準(zhǔn)電路，如圖3所示。

圖3 高階補(bǔ)償?shù)蜏仄瘞痘鶞?zhǔn)電路

為了減少VBE中的高階項(xiàng)受溫度的影響，對(duì)傳統(tǒng)的一階補(bǔ)償帶隙基準(zhǔn)結(jié)構(gòu)作進(jìn)一步的補(bǔ)償。補(bǔ)償?shù)姆椒ㄊ牵褐苯赢a(chǎn)生一個(gè)帶有高階溫漂系數(shù)項(xiàng)的變量，疊加至原有的結(jié)構(gòu)中進(jìn)行權(quán)衡。產(chǎn)生原理是：利用當(dāng)三極管的集電極電流具有不同溫度特性時(shí)，其基極與發(fā)射極的電位之差含有溫度T的高階系數(shù)項(xiàng)，疊加至原結(jié)構(gòu)中最終得到一個(gè)溫漂系數(shù)更低的帶隙基準(zhǔn)源。

圖3 所示的具有高階補(bǔ)償?shù)牡蜏仄瘞痘鶞?zhǔn)電路在原有的基礎(chǔ)上，增加一個(gè)四輸入運(yùn)放A1，其中一輸入對(duì)（跨導(dǎo)為gm2）和運(yùn)放A2配合產(chǎn)生補(bǔ)償?shù)母唠A項(xiàng)，三極管Q1∶Q2∶Q3的比例為1∶24∶1，R1、R2、R3和R4為同類型電阻，電阻R6=R7，負(fù)反饋環(huán)路中運(yùn)放的虛短，使得流經(jīng)Q1和Q2的電流具有相同的溫度特性。因此基準(zhǔn)輸出公式為：

式中：VT具有正溫系數(shù)特性；VBE具有負(fù)溫系數(shù)特性。因此合理設(shè)置電阻R1～R4的阻值就能得到近似于穩(wěn)定的帶隙基準(zhǔn)電壓VBG。另外，根據(jù)式（5）可知，VBE1含溫度T的高階函數(shù)，因此不加高階補(bǔ)償?shù)幕鶞?zhǔn)仍具有較大幅度的溫度曲線。本文采用運(yùn)放A2，三極管Q3，電阻R5、R6、R7以及電流鏡P4和P5構(gòu)成負(fù)溫系數(shù)電流反饋結(jié)構(gòu)，用于補(bǔ)償VBE中的高階項(xiàng)，具體原理為：當(dāng)運(yùn)放A2的增益足夠大，根據(jù)虛短特性在電阻R5上疊加一個(gè)負(fù)溫系數(shù)電壓VBE3，產(chǎn)生相應(yīng)的負(fù)溫系數(shù)電流，經(jīng)過(guò)電流鏡鏡像在三極管Q3上產(chǎn)生一個(gè)負(fù)溫特性的集電極電流IC3；由于Q3又連接到運(yùn)放A1的負(fù)端，因此會(huì)和接正端的Q2之間形成一個(gè)電壓差值ΔVBE3，又因Q2的集電極電流具有正溫特性，因此三極管Q3與Q2的基極與發(fā)射極壓差中，存在一個(gè)含溫度T的高階變量項(xiàng)TlnT。設(shè)這個(gè)壓差經(jīng)過(guò)運(yùn)放A1放大后值為K1TlnT；同時(shí)該壓差中包含一個(gè)正溫系數(shù)項(xiàng)，經(jīng)過(guò)運(yùn)放A1放大后設(shè)為K2T，與VBE1進(jìn)行疊加，進(jìn)一步降低了帶隙基準(zhǔn)電壓對(duì)溫度的敏感性。由此可知，穩(wěn)定的帶隙基準(zhǔn)電壓VBG為：

式中：gm2為四輸入運(yùn)放中輸入端的跨導(dǎo)（見圖3 箭頭所示），gm2由輸入對(duì)的工作點(diǎn)和器件寬長(zhǎng)比決定；系數(shù)K1和K2受電阻R5阻值、溫度系數(shù)影響。合理設(shè)置輸入對(duì)的寬長(zhǎng)比參數(shù)以及調(diào)節(jié)電阻R5的阻值，可對(duì)VBE中隨溫度變化的高階項(xiàng)進(jìn)行補(bǔ)償，從而得到溫漂系數(shù)較低的帶隙基準(zhǔn)電壓輸出。在選定工藝時(shí)，溫度系數(shù)一般不能自由選擇，可通過(guò)改變電阻R5的阻值來(lái)調(diào)整。此外，為了降低運(yùn)放輸入失調(diào)電壓VOS的影響，設(shè)定電阻R3∶R2的寬長(zhǎng)比值為1∶2。

圖4 為帶有高階補(bǔ)償?shù)牡蜏仄瘞痘鶞?zhǔn)電路整體結(jié)構(gòu)圖，包含啟動(dòng)模塊、帶隙基準(zhǔn)核心模塊、高精度電流鏡結(jié)構(gòu)、高階溫度補(bǔ)償模塊等。增加的啟動(dòng)模塊用于使電路擺脫啟動(dòng)時(shí)的簡(jiǎn)并點(diǎn)，啟動(dòng)原理是：二極管結(jié)構(gòu)的P8與電阻R1構(gòu)成開啟給P7、N2以偏置電壓，電路工作，由于R1阻值非常高，引入的P6管電流抬高P7、P8的柵極電壓，使其關(guān)斷，整個(gè)電路完成啟動(dòng)。為了降低電流鏡失配的影響，設(shè)計(jì)了高精度電流鏡結(jié)構(gòu)，其原理是：利用運(yùn)放A1和A2的“虛短”特性，強(qiáng)制電流鏡中PMOS 管的漏極電位相等，從而實(shí)現(xiàn)鏡像電流的精確復(fù)制，得到高精度的鏡像電流。

圖4 高階補(bǔ)償?shù)蜏仄瘞痘鶞?zhǔn)整體架構(gòu)圖

3 版圖設(shè)計(jì)

本文提出的高階補(bǔ)償?shù)牡蜏仄瘞痘鶞?zhǔn)電路采用SMIC 0.18 μm CMOS工藝完成設(shè)計(jì)，在版圖設(shè)計(jì)中，充分考慮三極管和電阻匹配性問(wèn)題，面積為370 μm×330 μm。高階補(bǔ)償?shù)蜏仄瘞痘鶞?zhǔn)版圖如圖5所示。

圖5 高階補(bǔ)償?shù)蜏仄瘞痘鶞?zhǔn)版圖

使用Spectre 仿真工具對(duì)整個(gè)電路進(jìn)行仿真，電源電壓為5 V，掃描溫度范圍為-55～125 ℃，溫度特性曲線如圖6 所示。

可以算出，電路在設(shè)定溫度范圍內(nèi)的溫度系數(shù)僅為2.52 ppm/℃，具有較低的溫漂特性。

設(shè)定電源電壓為5 V，將工藝角拉偏，分別在"tt""ss""ff"情況下進(jìn)行仿真，結(jié)果如圖7 所示。由圖7 的結(jié)果可看出帶隙基準(zhǔn)電路的對(duì)應(yīng)情況下的輸出溫漂分別為2.52 ppm/℃、2.29 ppm/℃、2.40 ppm/℃。

圖7 工藝角仿真溫漂曲線

圖8為低溫漂帶隙基準(zhǔn)電路的電源抑制比仿真結(jié)果，可以看出，在低頻時(shí)的電源抑制比約為-78 dB，具有良好的電源波動(dòng)抑制能力。

圖8 電源抑制比仿真結(jié)果

表1 列出了本文所設(shè)計(jì)的高階補(bǔ)償?shù)蜏仄瘞痘鶞?zhǔn)與相關(guān)文獻(xiàn)工作的對(duì)比，可看出本文所設(shè)計(jì)的電路在一些指標(biāo)上具有明顯的優(yōu)勢(shì)。

表1 本文設(shè)計(jì)電路與其他電路的仿真對(duì)比

4 結(jié) 語(yǔ)

在對(duì)傳統(tǒng)帶隙基準(zhǔn)結(jié)構(gòu)分析的基礎(chǔ)上，針對(duì)其固有的一階溫度補(bǔ)償缺點(diǎn)，提出了一種帶有高階補(bǔ)償結(jié)構(gòu)的低溫漂帶隙基準(zhǔn)源電路，采用0.18 μm CMOS 工藝完成設(shè)計(jì)。仿真結(jié)果表明，所設(shè)計(jì)電路在-55～125 ℃的溫度范圍內(nèi)獲得了2.52 ppm/℃的溫度系數(shù)。本文的設(shè)計(jì)可用于DC/DC 電路、A/D 和D/A 轉(zhuǎn)換電路以及數(shù)據(jù)采集電路等。