基于部分積概率分析的高精度低功耗近似浮點(diǎn)乘法器設(shè)計

閆成剛 趙 軒 徐宸宇 陳 珂 葛際鵬 王成華 劉偉強(qiáng)

(南京航空航天大學(xué)電子信息工程學(xué)院/集成電路學(xué)院 南京 211106)

1 引言

近半個世紀(jì)以來，得益于半導(dǎo)體工藝的發(fā)展，集成電路的工作速度與能效一直在不斷提高[1]。然而，隨著半導(dǎo)體工藝技術(shù)的發(fā)展速度逐漸放緩[2]以及Dennard縮放比例定律趨于失效，集成電路的能耗與效率面臨嚴(yán)峻的挑戰(zhàn)。作為一種新興的計算范式，近似計算為解決集成電路的高能耗問題提供了新的思路[3]，即通過犧牲適當(dāng)?shù)木葋頁Q取相當(dāng)可觀的能耗收益。對于數(shù)據(jù)識別、圖像處理、機(jī)器學(xué)習(xí)及無線通信等具有一定容錯能力的應(yīng)用，即使引入近似計算會帶來一些精度下降，也能產(chǎn)生合理的結(jié)果[4]。例如，文獻(xiàn)[5]提出了一種低電壓、低面積、低漏電功耗、采用精度自適應(yīng)近似計算單元的超低功耗二值化權(quán)重網(wǎng)絡(luò)加速器，相較于現(xiàn)有技術(shù)，功耗降低約1.7倍。文獻(xiàn)[6]提出了一種用于低功耗語音關(guān)鍵字識別的精度自適應(yīng)的Mel頻率倒譜系數(shù)(Mel Frequency Cepstrum Coefficients,MFCC)架構(gòu)，可以根據(jù)輸入語音背景噪聲動態(tài)配置為使用具有不同硬件設(shè)置的兩種計算模式，功耗最多可降低76.3%，并且將精度提高了0.8%，有效促進(jìn)了近似計算在低功耗語音處理芯片中的應(yīng)用。因此，近似計算有著良好的應(yīng)用前景與廣泛的應(yīng)用范圍。

相較于定點(diǎn)數(shù)，浮點(diǎn)數(shù)的動態(tài)范圍更大，因此被廣泛應(yīng)用于高動態(tài)范圍(High-Dynamic Range,HDR)圖像處理及無線通信等領(lǐng)域。作為一種常用的浮點(diǎn)算術(shù)運(yùn)算單元，浮點(diǎn)乘法器的復(fù)雜度高、硬件資源消耗大，在具有容錯特性的浮點(diǎn)應(yīng)用中使用近似浮點(diǎn)乘法器可以有效降低系統(tǒng)功耗。目前對近似浮點(diǎn)乘法器的研究工作主要是針對尾數(shù)乘法的近似設(shè)計。尾數(shù)乘法與定點(diǎn)乘法相似，可根據(jù)定點(diǎn)乘法器的近似思路對其進(jìn)行設(shè)計。定點(diǎn)乘法器作為最基本的算術(shù)運(yùn)算單元之一，相比于加法器等單元有著相對復(fù)雜的算法和結(jié)構(gòu)，是近似電路的主要研究對象[7]。目前主流的乘法器設(shè)計包括部分積生成、部分積壓縮以及最終求和部分。其中乘法器的功耗主要集中在前兩部分，因此近似乘法器也主要針對這兩部分進(jìn)行優(yōu)化設(shè)計?；诟倪M(jìn)基-4 Booth編碼器，文獻(xiàn)[8]通過修改Booth編碼設(shè)計的卡諾圖來簡化編碼器結(jié)構(gòu)，并提出近似基-4 Booth編碼器以滿足不同程度錯誤及硬件性能要求。雖然近似Booth乘法器通過降低部分積的行數(shù)能夠有效提高速度，且近似Booth編碼器能帶來一定的面積與功耗的收益，但會導(dǎo)致部分積生成模塊面積增加。文獻(xiàn)[9-14]對壓縮器結(jié)構(gòu)進(jìn)行邏輯簡化，對壓縮器結(jié)構(gòu)優(yōu)化并對其錯誤進(jìn)行分析，提出多種近似4-2,5-2及6-2壓縮器。文獻(xiàn)[15]在提出3種新型近似4-2壓縮器的同時，提出了糾錯模塊以取得誤差性能與資源消耗的折中。但是以上近似壓縮器均存在出錯情況較多，輸出結(jié)果受輸入順序影響的問題，僅適用于部分積中1的概率全部相同的場景，有一定的局限性。雖然定點(diǎn)乘法器已從部分積生成、部分積壓縮方面進(jìn)行了大量研究，但是關(guān)于浮點(diǎn)乘法器近似設(shè)計的研究還不充分。文獻(xiàn)[16]提出了一種應(yīng)用于神經(jīng)網(wǎng)絡(luò)訓(xùn)練的浮點(diǎn)對數(shù)乘法器設(shè)計，通過將尾數(shù)乘法轉(zhuǎn)換為對數(shù)域的加法來實(shí)現(xiàn)尾數(shù)相乘，相較精確浮點(diǎn)乘法器面積減少10.7倍。文獻(xiàn)[17]對浮點(diǎn)乘法器的尾數(shù)乘法部分的表達(dá)式進(jìn)行重新整合并根據(jù)精度要求對其進(jìn)行簡化，提出一種可配置的近似浮點(diǎn)乘法器。上述兩種近似浮點(diǎn)乘法器的硬件收益較大，但由于近似程度較大僅適用于錯誤容忍度較高的場景。文獻(xiàn)[18]通過調(diào)整尾數(shù)乘法部分的部分積截斷位置以及壓縮樹結(jié)構(gòu)中近似壓縮器的使用位寬來實(shí)現(xiàn)適用于不同精度要求的多種近似浮點(diǎn)乘法器設(shè)計，并指出其中綜合性能最好的近似設(shè)計。但是上述設(shè)計均未考慮部分積為1的概率分布，當(dāng)概率分布不同時可能會引入額外的誤差。

針對現(xiàn)有近似浮點(diǎn)乘法器誤差大且受輸入順序影響的問題，本文對浮點(diǎn)乘法器中的部分積為1的概率進(jìn)行分析，并提出一種近似4-2壓縮器及低位或門壓縮的方法。然后，給出近似尾數(shù)乘法器的壓縮結(jié)構(gòu)并將其應(yīng)用在近似浮點(diǎn)乘法器中。最后，分別對近似尾數(shù)乘法器及近似浮點(diǎn)乘法器進(jìn)行誤差、硬件功耗的評估并將其用于高動態(tài)范圍圖像處理。通過對比之前的近似設(shè)計，本文提出的基于部分積概率分析的近似浮點(diǎn)乘法器在精度相當(dāng)?shù)那闆r下有效降低了浮點(diǎn)乘法器的硬件資源消耗、功耗以及延時，具有較高的應(yīng)用價值。

2 浮點(diǎn)乘法器

根據(jù)IEEE 754-2008標(biāo)準(zhǔn)[19]，半精度浮點(diǎn)數(shù)由16位表示。規(guī)格化半精度浮點(diǎn)數(shù)分為符號位(Sign)、指數(shù)部分(Exponent)和尾數(shù)部分(Mantissa)3部分。其中第15位為符號位，1表示為負(fù)，0表示為正；第14位-第10位為指數(shù)部分，其中偏置量為15，實(shí)際的指數(shù)為E-15；最后第9位-第0位為尾數(shù)部分，是尾數(shù)的小數(shù)部分，包括隱含位的尾數(shù)為1.M。因此，規(guī)格化浮點(diǎn)數(shù)N可表示為式(1)

其中，1.M表示整數(shù)部分恒為1的任意小數(shù)。

浮點(diǎn)乘法器結(jié)構(gòu)如圖1所示。首先將兩個操作數(shù)的符號位進(jìn)行異或得到結(jié)果的符號位，然后對操作數(shù)的尾數(shù)相乘并進(jìn)行規(guī)格化及舍入得到最終的尾數(shù)結(jié)果，接著將操作數(shù)的指數(shù)相加并根據(jù)舍入情況進(jìn)行指數(shù)調(diào)整，最后將符號位、指數(shù)部分和尾數(shù)部分進(jìn)行拼接得到最終輸出結(jié)果。此外，通用浮點(diǎn)乘法器還應(yīng)包含對無窮、非數(shù)、非規(guī)格化數(shù)等特殊情況的處理。

圖1 浮點(diǎn)乘法器結(jié)構(gòu)

3 基于部分積概率分析的近似浮點(diǎn)乘法器

浮點(diǎn)乘法器中包括多個模塊，其中尾數(shù)乘法部分的硬件功耗占比最大。以單精度浮點(diǎn)乘法器為例，其24位尾數(shù)乘法的硬件功耗占總體功耗的80%以上[20]。因此，本文主要針對浮點(diǎn)乘法器中的尾數(shù)乘法模塊進(jìn)行近似設(shè)計，以獲得整體的收益。在浮點(diǎn)乘法器中，結(jié)果的符號由兩個操作數(shù)的符號位進(jìn)行異或得到，尾數(shù)乘法為無符號定點(diǎn)乘法。以半精度浮點(diǎn)數(shù)為例，包括隱含位的尾數(shù)為11位，基于部分積為1的概率分析，提出了一種近似4-2壓縮器及低位或門壓縮的方法，實(shí)現(xiàn)了高能效的近似浮點(diǎn)乘法器。

3.1 尾數(shù)乘法的部分積概率分析

高斯分布作為普遍的數(shù)據(jù)分布規(guī)律，同時HDR圖像處理及無線通信等應(yīng)用中數(shù)據(jù)均為高斯分布，因此對高斯分布數(shù)據(jù)的運(yùn)算規(guī)律進(jìn)行分析非常重要。對高斯分布的浮點(diǎn)數(shù)的尾數(shù)中1的概率進(jìn)行實(shí)驗(yàn)統(tǒng)計，分布如表1所示，其中A為包括隱含位的11位尾數(shù)。從表中可以看出：尾數(shù)最高位為1的概率高達(dá)0.97，與浮點(diǎn)數(shù)絕大多是規(guī)約數(shù)的情況相符；浮點(diǎn)數(shù)的尾數(shù)為無符號數(shù)，尾數(shù)隨著數(shù)值增大概率逐漸降低，與原始數(shù)據(jù)分布規(guī)律一致，均為高斯分布。

表1 浮點(diǎn)數(shù)的尾數(shù)中1的概率

浮點(diǎn)數(shù)的尾數(shù)中1的分布概率不同將導(dǎo)致尾數(shù)乘法的部分積為1的概率分布不均勻，因此在尾數(shù)乘法中根據(jù)部分積概率分布進(jìn)行優(yōu)化，以引入盡可能少的錯誤。

3.2 一種近似4-2壓縮器

通過兩個全加器(Full Adder, FA)串聯(lián)實(shí)現(xiàn)的傳統(tǒng)精確4-2壓縮器(5個輸入為P4, P3, P2, P1,Cin, 3個輸出為Sum, Cout, Carry)的電路結(jié)構(gòu)如圖2所示，其中全加器的結(jié)構(gòu)如圖3所示。

圖2 傳統(tǒng)精確4-2壓縮器

圖3 全加器

該精確4-2壓縮器的關(guān)鍵路徑延時為兩級全加器，即4級異或門[21]。近似壓縮器設(shè)計通常將低位進(jìn)位Cin及高位進(jìn)位Cout舍棄，并在此基礎(chǔ)上修改壓縮器真值表來實(shí)現(xiàn)更簡單的邏輯功能，從而簡化壓縮器的結(jié)構(gòu)。其中，文獻(xiàn)[22]對壓縮器的真值表進(jìn)行大幅度簡化并提出一種稱為Ahma的近似4-2壓縮器，結(jié)構(gòu)如圖4所示。Ahma僅需3個或非門和1個與非門，能顯著降低面積、延時和功耗。Ahma存在出錯情況多且錯誤大小及方向與輸入順序有關(guān)的不足，僅適用于容錯程度高的應(yīng)用或低權(quán)重位的壓縮。

圖4 Ahma近似4-2壓縮器[22]

考慮到現(xiàn)有近似4-2壓縮器在某些特定輸入會產(chǎn)生錯誤輸出，在各輸入概率不相等的情況下出錯的概率可能會偏高。因此可通過調(diào)整輸入順序以保證產(chǎn)生錯誤輸出對應(yīng)的輸入概率最低[23]，但是該設(shè)計方法拓展性差，不適合大規(guī)模電路的設(shè)計?；诓糠址e為1概率分析，本文提出一種對輸入順序不敏感的近似4-2壓縮器。該近似4-2壓縮器的4個輸入為P4, P3, P2, P1, 2個輸出為Sum, Carry，其電路原理如圖5所示。該結(jié)構(gòu)包括3個異或門、3個與門及1個三輸入或門，關(guān)鍵路徑延時為1級異或門、1級與門及1級三輸入或門。參照文獻(xiàn)[24]及表2的對比情況可見，本文提出的近似4-2壓縮器的歸一化延時為傳統(tǒng)精確4-2壓縮器的60%，極大降低了壓縮器的延時。

表2 門電路的延時[24]

圖5 提出的近似4-2壓縮器

表3為本文提出的近似4-2 壓縮器的真值表，可以看出僅當(dāng)輸入全為1時會產(chǎn)生結(jié)果為-2的錯誤，調(diào)整輸入順序不會產(chǎn)生額外錯誤，即該近似4-2壓縮器對輸入順序不敏感。同時，輸入全為1的情況出現(xiàn)概率很低，因此該近似4-2壓縮器的出錯概率小。該近似4-2壓縮器的上述特征十分適合輸入為1概率不相同且精度要求較高的場景，無需調(diào)整輸入順序以降低錯誤發(fā)生概率，直接應(yīng)用即可。在不引入額外錯誤的情況下，克服現(xiàn)有近似4-2壓縮器不適用于概率分布不均勻的場景，更利于電路的拓展及大規(guī)模電路的應(yīng)用。

表3 近似 4-2 壓縮器真值表

3.3 近似尾數(shù)乘法器

本文所提近似尾數(shù)乘法器1(Approximate Mantissa Multiplier 1, App-Man-Mul1)對低權(quán)重位進(jìn)行截斷并補(bǔ)償，中間權(quán)重位進(jìn)行近似壓縮，高權(quán)重位進(jìn)行精確壓縮，具體截斷及近似位寬可根據(jù)精度要求進(jìn)行適當(dāng)調(diào)整以達(dá)到精度與功耗的平衡。以圖6所示的部分積陣列為例，截斷低10位部分積(紅色虛線框中標(biāo)識的部分)并在第10位對截斷引入的誤差進(jìn)行補(bǔ)償，同時對第10位到第14位進(jìn)行近似壓縮，其余高位進(jìn)行精確壓縮。

圖6 11×11 部分積陣列

或門的真值表如表4所示，該表也給出了在不同的輸入情況下對應(yīng)的錯誤距離。當(dāng)或門的2個輸入P1,P2全為1，輸出結(jié)果Out為1，會產(chǎn)生-1的錯誤距離。當(dāng)部分積中1的概率不同時，按照概率由低到高，對相同權(quán)重的部分積使用或門進(jìn)行壓縮，可大幅度簡化壓縮結(jié)構(gòu)。因此部分積陣列進(jìn)行第1級壓縮時，對第10,11位的部分積進(jìn)行如圖7所示的基于概率的或門壓縮。按照圖7壓縮時，或門壓縮部分產(chǎn)生錯誤概率最大僅為5.88%，并且錯誤產(chǎn)生在較低權(quán)重位，對最終結(jié)果的影響會更小。第12位-第14位無需考慮部分積中1的概率問題使用提出的近似4-2壓縮結(jié)構(gòu)，高位使用精確壓縮。第1級壓縮后，低權(quán)重部分積為1概率變大，使用或門壓縮引入錯誤會大幅增加。因此在第2級壓縮時，第10,11位使用Ahma近似4-2壓縮器，其引入錯誤較大但結(jié)構(gòu)簡單，適用于低位的壓縮，其余高位壓縮方式與第1級相同。第3級壓縮時，在超過兩個部分積的第11,12位使用Ahma近似4-2壓縮器，剩余部分使用半加器，得到兩行部分積。最后在最終求和部分對兩行部分積相加產(chǎn)生最終積。

圖7 基于概率或門壓縮

表4 或門真值表

尾數(shù)乘法作為浮點(diǎn)乘法器的關(guān)鍵模塊，將圖6所示的尾數(shù)乘法近似方案應(yīng)用于浮點(diǎn)乘法中以實(shí)現(xiàn)近似浮點(diǎn)乘法器1(Approximate Floating-point Multiplier1, App-Fp-Mul1)。實(shí)際應(yīng)用場景中，可根據(jù)精度要求對尾數(shù)乘法中的截斷位寬、或門壓縮使用范圍及近似位寬進(jìn)行適當(dāng)調(diào)整，從而達(dá)到精度與硬件指標(biāo)的平衡。

4 分析與評估

本節(jié)通過對比App-Man-Mul1, App-Fp-Mul1和現(xiàn)有近似方案，從誤差及硬件指標(biāo)兩方面對設(shè)計進(jìn)行評估。

4.1 誤差分析與評估

在近似電路的誤差分析中，主要圍繞錯誤距離(Error Distance, ED)對其進(jìn)行分析。本節(jié)使用歸一化平均錯誤距離(Normalize Mean Error Distance, NMED)、平均相對誤差距離(Mean Relative Error Distance, MRED)以及均方誤差(Mean Square Error, MSE)對近似電路的誤差情況進(jìn)行評估。NMED作為一個關(guān)鍵的評價指標(biāo)，其值越小表明近似結(jié)果與精確結(jié)果的差異越小。MRED統(tǒng)計每組輸入對應(yīng)的近似結(jié)果與精確結(jié)果之間的相對偏差程度，用以更加準(zhǔn)確地表示兩者的差異。MSE則是從總體上體現(xiàn)誤差的波動程度，其值越小說明誤差波動越小。各項(xiàng)指標(biāo)的計算公式在式(2)-式(4)中給出

尾數(shù)乘法的近似設(shè)計是誤差的主要來源，分別對本文提出的App-Man-Mul1及App-Fp-Mul1進(jìn)行誤差評估。使用Matlab平臺進(jìn)行仿真，App-Man-Mul1遍歷所有輸入情況，App-Fp-Mul1的輸入為高斯分布，誤差指標(biāo)如表5和表6所示。相較于通過文獻(xiàn)[9-11]中近似壓縮器實(shí)現(xiàn)的3種近似尾數(shù)乘法器 (App-Man-Mul(2-4))以及對應(yīng)的3種近似浮點(diǎn)乘法器(App-Fp-Mul(2-4))，在NMED, MRED以及MSE 3項(xiàng)精度指標(biāo)上，App-Man-Mul1降低48%,31%以及55%，App-Fp-Mul1降低58%, 58%以及81%，精度得到顯著提升。

表5 近似尾數(shù)乘法器精度指標(biāo)

表6 近似浮點(diǎn)乘法器精度指標(biāo)

4.2 硬件分析與評估

使用Verilog HDL語言進(jìn)行門級電路結(jié)構(gòu)描述，對精確設(shè)計、本文提出的近似設(shè)計及文獻(xiàn)[9-11]的近似設(shè)計，首先通過Vivado進(jìn)行組合邏輯電路的功能驗(yàn)證，然后使用Synopsys公司開發(fā)的Design Complier對其在28 nm工藝下進(jìn)行綜合，其中工藝角為SSG，電源電壓為0.72 V，環(huán)境溫度為125 °C。

表7和表8匯總了精確尾數(shù)乘法(Exact Mantissa Multiplier, Ex-Man-Mul)、精確浮點(diǎn)乘法器(Exact Floating-point Multiplier, Ex-Fp-Mul)、各近似尾數(shù)乘法器及對應(yīng)的浮點(diǎn)乘法器的面積(Area)、平均功耗(Power)、關(guān)鍵路徑延時(Delay)和功耗延時積(Power-Delay Product, PDP)。功耗、面積和延時作為最常用的3個指標(biāo)，僅從單一指標(biāo)考慮難以得到最優(yōu)的結(jié)果。引入PDP參數(shù)，從功耗延時方面綜合考慮設(shè)計的整體硬件性能，以便更加合理地評估設(shè)計的優(yōu)劣。

從表7可看出，App-Man-Mul1的PDP僅為Ex-Man-Mul的19%，App-Man -Mul2的72%，App-Man -Mul3的85%，App-Man-Mul4的104%。雖然提出的App-Man-Mul1在PDP指標(biāo)上略高于App-Man-Mul4，但在App-Man-Mul4設(shè)計中同時使用近似4-2壓縮和近似6-2壓縮，兩級壓縮后得到最終的兩行部分積，占用了較大的面積。從表8看出各浮點(diǎn)乘法器與相應(yīng)的尾數(shù)乘法器的硬件指標(biāo)規(guī)律是一致，這與針對近似浮點(diǎn)乘法器中的尾數(shù)乘法部分進(jìn)行近似設(shè)計的思路相符?？紤]到浮點(diǎn)乘法器中其他模塊的硬件消耗基本相同，近似浮點(diǎn)乘法器的整體的硬件收益比例是會低于近似尾數(shù)乘法器，但App-Man-Mul1的PDP僅為Ex-Fp-Mul的42%。

表7 近似乘法器硬件指標(biāo)(仿真頻率500 MHz)

表8 近似浮點(diǎn)乘法器硬件指標(biāo)(仿真頻率200 MHz)

綜合考慮誤差指標(biāo)及硬件性能，圖8-圖10給出了各近似浮點(diǎn)乘法器的PDP與NMED, MRED及MSE的關(guān)系。在3組圖像中，提出的App-Fp-Mul1的3項(xiàng)指標(biāo)均位于圖像左下角，距離原點(diǎn)最近，即綜合最優(yōu)的近似浮點(diǎn)乘法器設(shè)計。

圖8 PDP與NMED圖

圖9 PDP與MRED圖

圖10 PDP與MSE圖

5 HDR圖像處理應(yīng)用

HDR圖像具有更廣的亮度范圍，需使用動態(tài)范圍較廣的浮點(diǎn)數(shù)來存儲，在進(jìn)行圖像處理時也需要浮點(diǎn)單元來進(jìn)行實(shí)現(xiàn)。因此，將本文提出的近似浮點(diǎn)乘法器應(yīng)用于HDR圖像的圖像處理上。具體操作為將兩張相同圖像的像素點(diǎn)相乘輸出到一張圖片上，其中的浮點(diǎn)乘法器分別使用精確浮點(diǎn)乘法器以及各近似浮點(diǎn)乘法器。圖11(a)-圖11(e)分別為使用Ex-Fp-Mul, App-Fp-Mul1, App-Fp-Mul2,App-Fp-Mul3及App-Fp-Mul4的輸出，其中兩個紅框標(biāo)注的左側(cè)光源及蘋果為重點(diǎn)關(guān)注部分。

通過Python的圖像處理庫OpenCV2計算出圖像的峰值信噪比(Peak Signal to Noise Ratio,PSNR)與結(jié)構(gòu)相似性(Structural Similarity Index Measure, SSIM)，指標(biāo)如表9所示。在HDR圖像的處理中，綜合考慮視覺效果及量化指標(biāo)，可能會出現(xiàn)明顯的視覺差異以及較差的量化指標(biāo)。例如，人眼能較容易區(qū)分出圖11(c)-圖11(e)與圖11(a)，其中圖11(d)的視覺效果最差。圖11(d)在視覺效果最差的同時PSNR以及SSIM也較低。對比圖11(a)與圖11(b)，二者視覺效果幾乎一致，且圖11(b)的PSNR和 SSIM均為近似方案中最高的，進(jìn)一步說明本文提出的App-Fp-Mul1在圖像處理上有良好的應(yīng)用效果。

圖11 圖像處理結(jié)果

表9 圖像處理后的圖像的量化指標(biāo)

6 結(jié)束語

本文首先對高斯分布下的半精度浮點(diǎn)數(shù)的尾數(shù)為1及尾數(shù)乘法中部分積為1的概率進(jìn)行統(tǒng)計分析，得出部分積為1的概率分布規(guī)律?；诟怕史治鎏岢鲆环N近似4-2壓縮器及在低位或門壓縮的方法，并給出App-Man-Mul1及App-Fp-Mul1的具體設(shè)計。在硬件資源消耗相同或更少的情況下，兩種設(shè)計在NMED, MRED以及MSE上較現(xiàn)有近似設(shè)計都有顯著提升，其中App-Fp-Mul1在NMED, MRED以及MSE上至少降低58%, 58%及81%，且PDP僅為Ex-Fp-Mul的42%。在HDR圖像的圖像處理應(yīng)用中，App-Fp-Mul1可得到高達(dá)83.1638 dB的PSNR及99.9989%的SSIM，App-Fp-Mul1可視為綜合最優(yōu)的近似浮點(diǎn)乘法器設(shè)計。但本文工作未對浮點(diǎn)乘法器的其他模塊進(jìn)行簡化，仍具備一定改進(jìn)空間。