適用于電力桿塔缺陷檢測的大功率脈沖電源

白 衛(wèi)，盧勝標，劉 沖

(1.廣西電網(wǎng)有限責任公司玉林供電局，廣西 玉林 537000；2.南華大學電氣工程學院，湖南 衡陽 421001)

電力桿塔的地腳螺栓是桿塔的結(jié)構(gòu)支撐重要部件，預埋在基座基礎中，受到周圍介質(zhì)的侵蝕和電纜重力以及風動負載的拉拔力和剪切力共同作用[1]。使用磁致伸縮導波技術(shù)是電力桿塔缺陷檢測問題解決方法之一，使用脈沖電源激發(fā)磁場，利用桿塔的磁致伸縮特性進行檢測[2]。而磁致伸縮導波技術(shù)在電力桿塔檢測方面應用需要可產(chǎn)生上升時間在10 ns以內(nèi)脈沖且輸出波形可調(diào)的電源。而且桿塔所處環(huán)境復雜，檢測桿塔數(shù)量較多，對脈沖電源的使用壽命，便攜性等方面具有比固定場合應用更高的要求。目前，成熟的商業(yè)功率脈沖電源無法滿足電力桿塔檢測的需求[3-6]。

脈沖電源在固定應用領域(如化工等)發(fā)展較快。所施加的高壓脈沖的脈沖持續(xù)時間和上升時間對化工生產(chǎn)中瞬態(tài)等離子體的自由基產(chǎn)率有顯著影響，脈沖越短產(chǎn)量越高[7]。文獻[8]發(fā)現(xiàn)將高壓脈沖的上升時間從5.6 ns減少到400 ps時可將實驗中化學效率提高50%以上。雖然傳統(tǒng)納秒脈沖電源化工領域效率很高，但在電力檢測應用上缺乏競爭力。傳統(tǒng)納秒脈沖電源是一種具有油觸發(fā)模塊的單線脈沖電源，能夠產(chǎn)生最高50 kV的脈沖，脈沖持續(xù)時間為0.5～10 ns，上升時間最快為200 ps[9]。然而油和電極的快速腐蝕嚴重限制了電源的壽命，并導致輸出脈沖波形的顯著畸變。

半導體開路開關(guān)(semiconductor opening switch，SOS)或漂移階躍恢復二極管(drift step recovery diodes，DSRD)脈沖源可以產(chǎn)生快速上升的脈沖，并可滿足上述電力桿塔檢測的部分需求，但這些脈沖源的輸出波形通常只有輕微的可調(diào)性[10]。磁脈沖壓縮(magnetic pulse compressor，MPC)脈沖源也是如此，它使用飽和磁性元件來代替SOS或DSRD二極管，但其波形靈活性較差，通常脈沖產(chǎn)生速度慢[11]。雪崩晶體管Marx發(fā)生器產(chǎn)生脈沖上升時間短，但通常輸出低功率、低電壓，并且其輸出波形也不能靈活調(diào)整[12]。為了實現(xiàn)能夠提供極其靈活的脈沖波形的脈沖源，文獻[13]提出一種基于固態(tài)開關(guān)的Marx發(fā)生器，但此脈沖電源的典型上升時間為10～20 ns，依然無法滿足全部需求。為解決上述問題，本文基于固態(tài)開關(guān)器件設計新的脈沖電源，以優(yōu)化脈沖電源的快速性、靈活性及便攜性。

1 脈沖電源工作原理

1.1 工作模式

脈沖電源結(jié)構(gòu)如圖1所示，類似于線性變壓器驅(qū)動，由多個串聯(lián)的圓形層組成。每一層都由固態(tài)開關(guān)模塊(spring+springmvc+mybatis，SSM)并聯(lián)組成，其中，每個SSM由金屬—氧化物半導體場效應晶體管(metal-oxide-semiconductor field-effect transistor, MOSFET)、開關(guān)驅(qū)動器、電容和輔助電路組件組成，SSM模塊的電路結(jié)構(gòu)如圖2所示，與文獻[14]中提出的一般固態(tài)脈沖電源不同，觸發(fā)隙和電容由SSM代替，并且在開關(guān)—電容器組合、中心同軸傳輸線之間放置一條短傳輸線。

圖1 脈沖電源結(jié)構(gòu)Figure 1 Pulse power supply structure

圖2 SSM模塊電路結(jié)構(gòu)Figure 2 SSM module circuit structure

脈沖電源工作模式如圖3所示，包含低頻和高頻模式。

1)低頻模式。當脈沖的上升時間明顯長于這些脈沖通過電源結(jié)構(gòu)的傳播時間時，電源中的脈沖反射可以被忽略。在此情況下，電源的工作模式可以通過電路電流來分析，這時電源與常規(guī)Marx發(fā)生器原理一致，每一層的電容器通過開關(guān)的動作串聯(lián)產(chǎn)生脈沖。

2)高頻模式。當脈沖的上升時間明顯短于這些脈沖通過電源結(jié)構(gòu)的傳播時間時，脈沖反射變得重要。在此情況下，電源的工作模式通過行波來分析，這時由模塊產(chǎn)生的脈沖波通過模塊的傳輸線傳播，并進入中心同軸傳輸線。當傳輸線的阻抗匹配時，所有波在輸出端疊加。

圖3 脈沖電源工作模式Figure 3 Pulse power supply working mode

1.2 阻抗匹配

脈沖電源阻抗匹配分析如圖4所示，電源有5個工作層，每層由Nm個SSM模塊組合而成。因此，每一層的輸出阻抗為

(1)

其中，Zm是一個模塊的傳輸線阻抗。中心同軸傳輸線用一個簡單的阻抗表示，稱之為中心阻抗ZC。該中心阻抗從最低層的Z處開始，每層增加Z。因此，中心傳輸線ZCn的第n層阻抗可以表示為

ZCn=nZ

(2)

脈沖電源的輸出阻抗為

Zout=NsZ

(3)

式中Ns為總層數(shù)，阻抗匹配要求負載阻抗應與輸出阻抗相同。

圖4 脈沖電源阻抗匹配分析Figure 4 Impedance matching analysis of pulse power supply

除阻抗匹配外，觸發(fā)電源模塊的時序也很重要。如：圖4中第1層一旦被觸發(fā)并向其傳輸線注入脈沖，則第1層延遲τm后到達中心同軸傳輸線，再延遲τs到達與第2層的交匯點。為了實現(xiàn)電源的完美運行，來自第1、2層的脈沖應該在該交點處同時到達。因此，每層都應該以τs的延遲來觸發(fā)。

在圖4中，從電源中的第n層沿中心同軸傳輸線向下為(n-1)Z的阻抗，向上為nZ的阻抗，這導致脈沖會反射回到本身的傳輸線中，并且會沿第n-1、n+1層的方向傳輸?shù)街行耐S傳輸線中。同理，沿中心同軸傳輸線垂直傳播的脈沖只要遇到中間層就會被反射和傳輸。但是只要滿足式(2)，除了在負載方向上行進的波之外，所有反射和透射波都被抵消(反射和透射波的幅值見圖4)。總之，為了產(chǎn)生完美的波形，必須滿足條件：中心同軸傳輸線滿足式(2)；滿足與觸發(fā)階段相關(guān)的時間限制；負載阻抗等于電源的輸出阻抗。

在LTspice中對圖4電路進行仿真，以顯示不滿足阻抗匹配的影響。不同負載阻抗以及無觸發(fā)延遲的仿真結(jié)果如圖5所示，可知不滿足上述任一條件都會使得輸出波形畸變。

圖5 脈沖電源等效電路的LTspice仿真結(jié)果Figure 5 LTspice simulation results of pulse power equivalent circuit

1.3 脈沖電源對比

除了用固態(tài)開關(guān)模塊代替觸發(fā)模塊之外，所提出的電源與常規(guī)固態(tài)脈沖電源不同之處是在開關(guān)模塊和中心同軸傳輸線之間增加了短傳輸線。

假設沒有短傳輸線，則每個模塊的阻抗由開關(guān)、電容器和開關(guān)模塊寄生電感的阻抗決定，模塊阻抗值很小，最初的固態(tài)脈沖電源依此設計。但在所研究的情況下輸出阻抗遠遠低于產(chǎn)生瞬態(tài)脈沖產(chǎn)生所需的阻抗，因此，選擇插入傳輸線實現(xiàn)高輸出阻抗(100～300 Ω)，而開關(guān)模塊的阻抗由該傳輸線決定，這使得設計更加自由。此外，傳輸線將限制每個模塊的開關(guān)電流，可確保不會超過商用MOSFET開關(guān)的電流限制。

2 脈沖電源仿真設計

2.1 仿真模型

為研究固態(tài)脈沖電源在實際應用中的設計，基于CST MWS平臺進行3D電磁仿真。仿真中將印刷電路板(printed circuit board，PCB)制成圓盤，由導電金屬環(huán)連接和堆疊，這些環(huán)構(gòu)成中心同軸傳輸線的外導體，光滑的錐形金屬導體為中心傳輸線的內(nèi)導體。在PCB平臺上，金屬條構(gòu)成傳輸線，將中心同軸傳輸線連接到開關(guān)模塊(位于每個PCB盤的邊緣)，每個開關(guān)模塊都用一個理想脈沖電壓源建模。

用于仿真的電源模型有3層、20層這2種模型，如圖6所示。根據(jù)式(1)～(3)，得出每個層阻抗Z為5 Ω，每個模塊阻抗Zm為20 Ω。對于3層仿真模型，阻抗匹配情況的仿真結(jié)果如圖7所示。

圖6 脈沖電源3D電磁仿真模型Figure 6 3D electromagnetic simulation model of pulse power supply

圖7 3層脈沖電源3D電磁仿真結(jié)果Figure 7 3D electromagnetic simulation result of 3-stage pulse power supply

由圖7可知，輸出波形是輸入波形的3倍，波通過電源結(jié)構(gòu)傳播造成延遲。仿真輸出上的小振蕩是由構(gòu)成負載電阻之間輕微的不匹配所導致。

2.2 中心同軸傳輸線

如文1.2中所述，中心同軸傳輸線的阻抗應隨固態(tài)脈沖電源的每一層而增加，以保持阻抗匹配。中心阻抗可以表示為

(4)

式中μ0為絕緣介質(zhì)的真空度；μr為相對磁導率；ε0和εr為介電常數(shù)；D、dn分別為中心同軸傳輸線的外徑、內(nèi)徑。

為了保持內(nèi)部結(jié)構(gòu)的穩(wěn)定和剛性，最薄處(最高阻抗)的直徑約為10 mm。因此，外環(huán)的最小直徑至少應為53 mm，才能獲得足夠的輸出阻抗。改變中心同軸傳輸線的內(nèi)導體直徑可以通過階梯或平滑過渡來完成(圖1表示平滑轉(zhuǎn)接，圖3表示階梯轉(zhuǎn)接)。在理想情況下，使用階梯轉(zhuǎn)接會在2層之間產(chǎn)生恒定的特性阻抗，這意味著脈沖可以不失真地從一層傳輸?shù)较乱粚?。缺點是在轉(zhuǎn)接點處存在尖銳邊緣，導致高壓絕緣設計不佳。這可以通過使用平滑表面來解決，但是隨后阻抗在2層之間逐漸改變，這可能會使脈沖失真。折衷的選擇是使用階梯型導體，但具有圓邊。然而，仿真結(jié)果表明，采用階梯形或光滑內(nèi)導體時20層電源的輸出脈沖波形沒有顯著差異。

2.3 開關(guān)模塊傳輸線

每個脈沖電源層由PCB制成。除模塊外，這些層還將包含控制和電源電路。根據(jù)開關(guān)模塊和中心同軸傳輸線之間的傳輸線的長度，PCB上將保留大量未使用的空間。一種常見的做法是將此空白區(qū)域用作接地屏蔽。然而這樣的接地層可看做寄生電容，這種寄生電容可以改變模塊傳輸線的阻抗，并且可能具有其他不利影響。

在設計中，考慮PCB上接地面的2種不同布局，即全接地面和開槽接地面，如圖8所示。

1)PCB傳輸線寬度決定其特性阻抗。如圖8(b)所示，傳輸線是由一條導電帶組成的，這種結(jié)構(gòu)稱為微帶(microband)，寬度可以用惠勒公式[15]來計算。當PCB厚度為1.55 mm、金屬厚度為35 μm、PCB基板的介電常數(shù)為4.5時，傳輸線中金屬帶的寬度應為10.6 mm，以滿足所需的20 Ω阻抗，在仿真中使用此寬度。當使用圖8(a)所示的開槽接地面時，傳輸線不再是微帶線，這將使其特性阻抗增加約10%。

2)PCB傳輸線長度若太長，PCB尺寸必須增大，則層與層之間的耦合電容將會增加。具有不同長度PCB傳輸線的3層模型(使用全接地面布局)的仿真波形如圖9所示，可知一條10 mm的傳輸線已經(jīng)足夠用作傳輸線。從圖9仿真結(jié)果中觀察到的另一個現(xiàn)象是，對于較長的傳輸線長度，脈沖變得失真。為了找到失真的來源，比較不同接地面布局與不同長度傳輸線仿真，如圖10所示，即開槽布局引

圖8 PCB接地面布局模式Figure 8 PCB ground plane layout modes

圖9 不同傳輸線長度的仿真結(jié)果Figure 9 Simulation results of different transmission line length

圖10 不同接地面的仿真結(jié)果Figure 10 Simulation results of different ground planes

入輕微的阻抗失配，使開槽接地面產(chǎn)生的脈沖失真度最小。這表明層與層之間的耦合電容可能是長傳輸線下脈沖失真的原因。本文折衷選擇40 mm作為PCB傳輸線長度。

2.4 阻抗匹配與寄生效應

負載阻抗對輸出波形的影響如圖11所示。若負載匹配，則脈沖是平緩的；若負載不匹配，則脈沖顯示振蕩。這些振蕩是由不匹配負載上的脈沖反射引起的。

圖11 阻抗匹配仿真對比Figure 11 Impedance matching simulation comparison

在圖11所示的結(jié)果中，高頻模式下脈沖的上升時間明顯較短，阻抗匹配非常重要；低頻模式下脈沖上升時間較長，阻抗匹配相對就不重要。2種模式的結(jié)果如圖12所示，其中低頻模式的上升時間為5 ns，此種情況下的阻抗匹配不重要。當由完整的20層固態(tài)脈沖電源產(chǎn)生5 ns脈沖時，上升時間顯著縮短，并且阻抗匹配再次變得重要。

圖12 不同上升時間下阻抗匹配仿真對比Figure 12 Comparison of impedance matching simulation under different rise times

另一個設計標準是第n層相對于第n-1層應該產(chǎn)生具有一定延遲的脈沖，仿真中該延遲為67 ps，對完整20層固態(tài)脈沖電源的影響如圖13所示。當設置為無延遲時，脈沖變得失真，因為固態(tài)脈沖電源結(jié)構(gòu)中的波并不同時到達交點。3D電磁仿真結(jié)果與圖4中LTspice仿真結(jié)果非常相似，但3層仿真模型中這種差異不明顯。對于較小的固態(tài)脈沖電源結(jié)構(gòu)，脈沖延遲影響變得不重要。在電源周圍的外殼用于設備保護或電磁干擾屏蔽，不同外殼結(jié)構(gòu)下的仿真結(jié)果如圖14所示，可知增加外殼會因電容耦合而產(chǎn)生不良影響。

圖13 不同延遲時間仿真對比Figure 13 Comparison of different delay time simulations

圖14 不同金屬外殼間距仿真對比Figure 14 Simulation comparison of spacing between different metal shells

3 脈沖電源樣機實現(xiàn)

設計一個5 kV的5層脈沖電源樣機，每層由4個SSM組成，中心傳輸線為錐形。

3.1 開關(guān)器件選型

脈沖上升時間設計目標為1 ns或更少，場效應晶體管開關(guān)是SSM的合理選擇。根據(jù)給定每層電壓的要求，在不同電壓(漏極—源極和柵極—源極)和電流下測試多款MOSFET。本文所使用的測試電路如圖15所示，被測MOSFET通過電阻對電容放電，開關(guān)開通時評估MOSFET的開關(guān)速度，再用探針表示的點進行測量；使用IXYSRF的IXRFD630作為MOSFET柵極驅(qū)動器。在開關(guān)選型時，使用最高非破壞性柵極電壓(30 V)獲得最快的開關(guān)速度，而在最終的樣機中，必須使用較低的安全電壓。根據(jù)測試結(jié)果，最終選擇Cree的C3M0075120J MOSFET作為開關(guān)器件，其最大電壓為1 200 V。

圖15 MOSFET測試電路及開關(guān)電壓波形Figure 15 MOSFET test circuit and switching voltage waveform

C3M0075120J MOSFET的開關(guān)速度與負載以及開關(guān)電流的關(guān)系如圖16所示，在3種不同的漏源電壓(800、1 000、1 200 V)下測試每種負載；為了減少上升時間，可以使用較低的單層電壓或者較高的PCB傳輸線阻抗，后者可以通過增加每層的輸出阻抗或者使用更多的開關(guān)器件來實現(xiàn)；樣機中采用增加每層輸出阻抗的方法。

圖16 不同負載電阻、電壓下的C3M0075120J MOSFET開關(guān)速度和漏極電流Figure 16 C3M0075120J MOSFET switching speed and drain current under different load resistance and voltage

3.2 能量儲存和層間高度

若要縮短脈沖的上升時間，則不僅需要快速開關(guān)器件，還需要具有低寄生電感的電容器。因此，樣機中使用多個陶瓷電容并聯(lián)，并盡可能靠近開關(guān)。假設脈沖不超過100 ns，可以接受10%電壓降，則每層需要大約200 nF的電容。此外，為了在每個平臺上放置電容器和其他元件，選擇20 mm的層間高度，這為元件和高壓隔離提供了足夠的空間，同時使固態(tài)脈沖電源空間結(jié)構(gòu)盡可能緊湊。

3.3 電容器放置和充電

SSM的開關(guān)置于電容器的兩邊，當開關(guān)連接到電容器的“-”端時，稱為負端開關(guān)(圖3)；另一種選擇是使用正端開關(guān)，開關(guān)連接到電容的“+”端。在樣機中使用負端開關(guān)，以便于測量和控制。

脈沖之間所有層上的電容器需充電至1 kV左右，為此，可以采用文獻[16]中帶二極管的自舉電路。每層上的第2個半導體開關(guān)(不是SSM的一部分)將電容器的負端從該層接地，因此，充電電流可以通過二極管流向電容器的正端。該系統(tǒng)效率高，并且能夠通過將容性負載拉至地對其進行放電，還可通過反并聯(lián)二極管對層進行旁路，因此，不需要同時切換所有層就可以輸出靈活的脈沖波形。

3.4 控制模塊

使用TUL PYNQ Z2，基于Xilinx Zynq 7000內(nèi)核現(xiàn)場可編程門陣列(field-programmable gate array，F(xiàn)PGA)為各層產(chǎn)生觸發(fā)脈沖，再使用HFBR光纖連接將FPGA連接到各層。FPGA運行在200 MHz的時鐘頻率上，產(chǎn)生的信號時間分辨率為5 ns。由于受到光纖以及所用驅(qū)動器輸入延遲的限制，故最短脈沖為20 ns。

3.5 PCB布線

固態(tài)脈沖電源每層開發(fā)的PCB如圖17所示，每一層由4個開關(guān)管(“F”)、自舉充電電路(“B”)、低壓配電(“R”)和觸發(fā)器/驅(qū)動器電路(“O”)組成。此外，若需超過100 ns的長脈沖，則可在印刷電路板上的“C”點安裝額外的薄膜電容器。每個SSM由MOSFET和驅(qū)動器組成，在輸出端有一條5.8 mm寬的PCB傳輸線，輸出阻抗為40 Ω；如文2.4中所述，底部接地層根據(jù)開槽接布局進行配置；印刷電路板的底部還包含陶瓷脈沖形成電容，電源通過“B”處的電線提供給頂層。在“O”處，2個光纖接收器從FPGA控制板接收信號，用于充電或脈沖模式；充電信號觸發(fā)“B”處的充電場效應晶體管，而脈沖信號觸發(fā)4個模塊。最后，一個在頂層的負載連接到“L”處的中心同軸傳輸線。

4個相等長度的傳輸線從“O”開始，朝向每個SSM，讓觸發(fā)信號同時到達所有4個模塊。在完成的印刷電路板中，單個SSM的觸發(fā)時間到達之間的差異最多為800 ps。除延遲外，從脈沖發(fā)生器到MOSFET模塊路徑中的所有器件都會產(chǎn)生一些抖動(連續(xù)脈沖之間的延遲差異)，從脈沖發(fā)生器到光纖再到SSM的最大抖動約為200 ps，抖動明顯短于上升時間。

圖17 脈沖電源PCB板Figure 17 PCB board of pulse power supply

完全組裝好的固態(tài)脈沖電源樣機如圖18所示，相比同級別傳統(tǒng)脈沖電源[10]，其體積縮小了60%以上，滿足電力桿塔缺陷檢測的便攜性需求。中心同軸傳輸線的內(nèi)導體由銅片制成，外導體由銅環(huán)制成。黃銅環(huán)使用金屬夾連接到每個層的頂部和底部，負載可以連接在頂層和中心導體之間，使用50 Ω的匹配負載和大約100 Ω的不匹配負載。

圖18 脈沖電源原理樣機Figure 18 Principle prototype of pulse power supply

4 測試分析

當采用固態(tài)脈沖電源樣機進行測量時，均使用LecRoy PPE 6 kV(400 MHz帶寬，6 pF)探頭和LecRoy Wavertunner 620 zi(2 GHz，10 Gs/s)數(shù)字存儲示波器。

4.1 常規(guī)脈沖

由于HFBR光纖系統(tǒng)中設備間的差異，使得固態(tài)脈沖電源每層之間的同步偏差高達15 ns。測試中用FPGA每層延遲5 ns來補償這種偏差，但層與層之間的偏差依舊保持在幾納秒間。輸出脈沖在250個測量脈沖之間的最大抖動小于2 ns，標準差僅為300 ps。

不同充電電壓的輸出脈沖波形如圖19所示，所有層同時觸發(fā)，在500 V以上層電壓的結(jié)果中可以看到一些抖動。這是由MOSFET驅(qū)動器中的振蕩而引起的，驅(qū)動器不能正確地開通MOSFET開關(guān)。這些振蕩是由高壓脈沖耦合到開關(guān)驅(qū)動器的干擾引起的，必須開發(fā)更好的驅(qū)動電路克服此問題。

圖19 不同電壓下原理樣機的測試結(jié)果Figure 19 Test results of the principle prototype under different voltages

上升時間是針對2.5 kV輸出電壓進行評估的，如圖20所示，比較匹配負載(50 Ω)和不匹配負載(100 Ω)之間的上升時間。不匹配的較高電阻負載會產(chǎn)生一些過沖和稍快的上升時間，這與圖12的仿真結(jié)果相匹配。使用匹配負載的上升時間平均為6.2 ns，使用不匹配負載的平均上升時間為4.9 ns。根據(jù)匹配和不匹配負載的結(jié)果，還可以得出結(jié)論，在所開發(fā)固態(tài)脈沖電源樣機中，由于不匹配導致的反射幾乎不可見，信號幅值幾乎相同。脈沖上升時間達到了10 ns以內(nèi)的設計要求。

圖20 不同阻抗匹配下原理樣機的測試結(jié)果Figure 20 Test results of the principle prototype under different impedance matching

4.2 可調(diào)脈沖

樣機能夠觸發(fā)單層以獲得靈活的脈沖形狀，按順序并帶有延遲觸發(fā)各層的結(jié)果如圖21所示，非輸出層通過充電二極管旁路。在順序出發(fā)、三角形脈沖模式下，將50 Ω負載連接到電源，因并非所有層同時投入使用，故該器件阻抗不匹配；此外，通向未使用旁路層的路徑是一條長的不匹配路徑，因此，這些效應解釋了可調(diào)波形模式下的振蕩原因。

圖21 可調(diào)脈沖示例Figure 21 Adjustable pulse example

總之，固態(tài)脈沖電源樣機工作在低頻區(qū)，阻抗匹配不是很關(guān)鍵，可以實現(xiàn)5～6 ns的脈沖上升時間和靈活的輸出脈沖，且電源體積的大大縮小實現(xiàn)了高功率密度。在下一步研究中，可利用改進的柵極驅(qū)動電路和層間更好的同步來更快地切換SSM，可得到更快的上升時間和更好的輸出波形。

5 結(jié)語

本文提出了一種基于固態(tài)開關(guān)可以實現(xiàn)電力桿塔缺陷檢測快速、可調(diào)、便攜需求的脈沖電源?；谧畛醯墓虘B(tài)脈沖電源概念，增加了傳輸線和場效應晶體管開關(guān)；所提出的脈沖電源由一條中心同軸傳輸線組成，包含4個SSM模塊的印刷電路板饋電；給出了一個20層的3D電磁仿真設計。仿真結(jié)果表明，固態(tài)脈沖電源工作良好，但在設計中必須小心確保阻抗匹配，并將寄生效應降至最低。最后，設計并實現(xiàn)了一個5層5 kV的原理樣機，該樣機實現(xiàn)了5～6 ns的脈沖上升時間，并且可以產(chǎn)生靈活的脈沖波形。增加更多層可以提高輸出電壓，由于會增加輸出阻抗，因此，可以相應地調(diào)整每層模塊的數(shù)量以滿足預期應用的要求。為了獲得更好的脈沖參數(shù)，在下一步研究中，需要改進開關(guān)驅(qū)動電路以及SSM模塊和固態(tài)脈沖電源每層之間的同步問題。