機(jī)載雷達(dá)多任務(wù)多功能中心機(jī)設(shè)計(jì)

張雨輪

（西安電子工程研究所，陜西 西安 710100）

0 引 言

機(jī)載偵察雷達(dá)具有全天時(shí)、全天候的特點(diǎn)，不受晝夜、雨霧等天氣的影響，在農(nóng)業(yè)普查、地理測(cè)繪、災(zāi)害評(píng)估、軍事偵察等領(lǐng)域均有廣泛的應(yīng)用。與傳統(tǒng)光學(xué)傳感器相比，具備探測(cè)距離遠(yuǎn)、不受地面自然遮擋物影響等優(yōu)點(diǎn)。不同于普通的測(cè)距測(cè)向雷達(dá)，合成孔徑雷達(dá)利用距離向脈沖壓縮技術(shù)和方向合成孔徑原理實(shí)現(xiàn)二維高分辨，實(shí)現(xiàn)對(duì)地面靜止目標(biāo)的高分辨率成像；通過(guò)和差測(cè)角和距離—多普勒效應(yīng)，實(shí)現(xiàn)對(duì)地面運(yùn)動(dòng)目標(biāo)的檢測(cè)，可以大大提高雷達(dá)的信息獲取和感知能力。

隨著該領(lǐng)域技術(shù)的不斷發(fā)展和逐步裝備，合成孔徑雷達(dá)成像、雷達(dá)動(dòng)目標(biāo)檢測(cè)已逐漸成為機(jī)載偵查設(shè)備的一個(gè)功能模塊。隨著近年來(lái)不對(duì)稱戰(zhàn)爭(zhēng)的發(fā)展，機(jī)載偵察雷達(dá)越來(lái)越多地被應(yīng)用搭載在小型旋翼機(jī)、無(wú)人機(jī)上，完成戰(zhàn)場(chǎng)態(tài)勢(shì)感知，提供打擊目標(biāo)信息和提供毀傷效果評(píng)估等任務(wù)。而由于無(wú)人機(jī)技術(shù)和應(yīng)用的不斷普及，對(duì)機(jī)載偵察雷達(dá)的小型化和功能集成提出了更高的要求。

若沿用傳統(tǒng)架構(gòu)并使用單板機(jī)作為硬件平臺(tái)，需要數(shù)據(jù)分發(fā)板＋中心控制板＋數(shù)據(jù)處理板＋圖像壓縮板等多達(dá)3 ～4 塊板卡硬件資源才能完成系統(tǒng)框架的搭建，難以滿足體積重量和功耗的要求。機(jī)載雷達(dá)多任務(wù)多功能中心機(jī)就是在這個(gè)背景下開(kāi)始研制并投入工程化應(yīng)用。它采用結(jié)構(gòu)小型化和功能一體化集成設(shè)計(jì)，采用FPGA ＋DSP 架構(gòu)，進(jìn)行盡可能大的系統(tǒng)集成和功能復(fù)用，通過(guò)一塊標(biāo)準(zhǔn)3U 板卡實(shí)現(xiàn)硬件資源復(fù)用，除了具備雷達(dá)中心控制板的核心功能外，還具備動(dòng)目標(biāo)數(shù)據(jù)處理和SAR 圖像壓縮功能。

1 系統(tǒng)框架和任務(wù)分配

該系統(tǒng)設(shè)計(jì)之初有三個(gè)約束條件：實(shí)時(shí)性、機(jī)載輕量化設(shè)計(jì)以及高運(yùn)算性能和多功能。

該機(jī)載雷達(dá)中心控制機(jī)，作為整個(gè)雷達(dá)系統(tǒng)的中樞，主要完成以下功能模塊：工作模式管理、雷達(dá)時(shí)序控制、波束實(shí)時(shí)穩(wěn)定、動(dòng)目標(biāo)數(shù)據(jù)處理、SAR 圖像壓縮、存儲(chǔ)板控制、雷達(dá)內(nèi)部數(shù)據(jù)路由、雷達(dá)對(duì)外通信。

如圖1所示，中心控制機(jī)安裝在雷達(dá)信號(hào)處理機(jī)箱內(nèi)，對(duì)體積重量要求高，并且要求能夠同時(shí)完成雷達(dá)控制，雷達(dá)數(shù)據(jù)處理和圖像壓縮，并集成雷達(dá)系統(tǒng)的數(shù)據(jù)流路由和存儲(chǔ)回放控制功能。選用支持浮點(diǎn)運(yùn)算的高性能低功耗DSP6678，輔之以325T 大容量可編程FPGA，以及必要的輔助電路，DDR3，F(xiàn)lash 芯片等，構(gòu)成雷達(dá)中心控制機(jī)的硬件架構(gòu)。FPGA 和DSP 間通過(guò)高速4X SRIO 高速串行接口互聯(lián)，SRIO 單路通信速率為3.125 Gbps，能夠滿足DSP 和FPGA 間高速數(shù)據(jù)傳輸需求。FPGA 通過(guò)多路SRIO 接口實(shí)現(xiàn)與系統(tǒng)中與信號(hào)處理板、存儲(chǔ)板、SAR后處理板及高速輸出接口的通信。中心控制機(jī)對(duì)外的異步422 接口，包括飛控指令、伺服和慣導(dǎo)，同樣通過(guò)FPGA邏輯實(shí)現(xiàn)。

圖1 系統(tǒng)任務(wù)和硬件資源規(guī)劃

借助8 核DSP 的強(qiáng)大的運(yùn)算性能和實(shí)時(shí)性，能夠提供足夠的運(yùn)算資源完成雷達(dá)中心控制，動(dòng)目標(biāo)數(shù)據(jù)處理和SAR圖像壓縮等功能。DSP 內(nèi)部運(yùn)行基于SYSBOIS 多核實(shí)時(shí)操作系統(tǒng)，完成雷達(dá)內(nèi)部核間通信和核內(nèi)多任務(wù)調(diào)度。

DSP 的核0 為主控核，用于完成整個(gè)雷達(dá)任務(wù)調(diào)度。通過(guò)數(shù)據(jù)到來(lái)中斷驅(qū)動(dòng)的方式，完成雷達(dá)系統(tǒng)的工作模式管理、時(shí)序控制和波束穩(wěn)定。通過(guò)和板內(nèi)FPGA 的協(xié)同，核0 負(fù)責(zé)完成雷達(dá)系統(tǒng)的數(shù)據(jù)流分發(fā)。通過(guò)主動(dòng)發(fā)起與核1 核2 的IPC 核間中斷和消息，通知進(jìn)行動(dòng)目標(biāo)數(shù)據(jù)處理和SAR 圖像壓縮。接收核1 和核2 的IPC 中斷，將其處理完成的動(dòng)目標(biāo)數(shù)據(jù)和SAR 壓縮圖像進(jìn)行轉(zhuǎn)發(fā)。

DSP 的核1 負(fù)責(zé)雷達(dá)動(dòng)目標(biāo)數(shù)據(jù)處理。

DSP 的核2 負(fù)責(zé)雷達(dá)SAR 原始圖像的JPG 壓縮。

2 板卡框架和功能

中心控制機(jī)采用FPGA ＋DSP 架構(gòu)，中心控制機(jī)設(shè)計(jì)的總思路是通過(guò)EMIF 接口完成低速接口通信；通過(guò)與FPGA之間的SRIO接口進(jìn)行雷達(dá)內(nèi)部和對(duì)外高速數(shù)據(jù)通信。

中心控制機(jī)內(nèi)通過(guò)FPGA 與DSP 內(nèi)的EMIF 接口，實(shí)現(xiàn)外部異步RS422 接口與DSP 之間的通信，傳輸?shù)臄?shù)據(jù)類型包括：載荷平臺(tái)轉(zhuǎn)發(fā)過(guò)來(lái)的飛控指令、載荷平臺(tái)伺服碼盤(pán)信息、機(jī)載光纖捷聯(lián)慣導(dǎo)信息、存儲(chǔ)板狀態(tài)信息。

DSP 的核0 負(fù)責(zé)雷達(dá)工作模式管理、雷達(dá)時(shí)序控制、波束實(shí)時(shí)穩(wěn)定，存儲(chǔ)板控制。雷達(dá)上電自檢后工作在空閑模式，并實(shí)時(shí)接收伺服碼盤(pán)信息和機(jī)載光纖捷聯(lián)慣導(dǎo)信息。通過(guò)EMIF 接口接收到有效的工作模式指令后，根據(jù)模式類型和探測(cè)距離等參數(shù)，解算出天線理想波束指向，計(jì)算雷達(dá)各分機(jī)工作參數(shù)，計(jì)算雷達(dá)時(shí)序控制參數(shù)；根據(jù)實(shí)時(shí)更新的機(jī)載光纖捷聯(lián)慣導(dǎo)信息，通過(guò)坐標(biāo)變換進(jìn)行波束穩(wěn)定，計(jì)算出在平臺(tái)當(dāng)前姿態(tài)下，需要發(fā)送給伺服和波束控制計(jì)算機(jī)實(shí)際的波束控制指向角。

DSP 的核0，把計(jì)算得到的伺服指令幀、時(shí)控指令幀以及各分機(jī)的控制指令等，打包通過(guò)與FPGA 的4X SRIO，下發(fā)到信號(hào)處理板的時(shí)控單元、伺服、頻率綜合器和接收器、波束控制計(jì)算機(jī)等雷達(dá)各分機(jī)，完成雷達(dá)控制機(jī)的任務(wù)下發(fā)。

DSP 的核0 還要響應(yīng)飛控指令中的存儲(chǔ)板控制命令。完成存儲(chǔ)板的記錄指令、回放指令、刪除指令等。

DSP 的核0 運(yùn)行在操作系統(tǒng)上，實(shí)現(xiàn)對(duì)多個(gè)任務(wù)的響應(yīng)和處理。任務(wù)通過(guò)定時(shí)器中斷及FPGA 發(fā)送的數(shù)據(jù)到來(lái)GPIO 中斷觸發(fā)。運(yùn)行在DSP 核0 的任務(wù)主要有：飛控指令處理任務(wù)、伺服數(shù)據(jù)接收任務(wù)、慣導(dǎo)數(shù)據(jù)接收任務(wù)、CPI 中斷任務(wù)、數(shù)處數(shù)據(jù)轉(zhuǎn)發(fā)任務(wù)、存儲(chǔ)板控制任務(wù)以及系統(tǒng)監(jiān)控任務(wù)。另外，通過(guò)SRIO 門(mén)鈴中斷和核間IPC 中斷，實(shí)現(xiàn)對(duì)SRIO 接口和其他核間事件的響應(yīng)。

由于多個(gè)任務(wù)需要通過(guò)SRIO_1 進(jìn)行數(shù)據(jù)傳輸，采用信號(hào)量互斥保證傳輸?shù)目煽啃浴?/p>

sem_wait(&semSRIO_1_Occupy);

……//SRIO 發(fā)送函數(shù)

sem_post(&semSRIO_1_Occupy);

DSP 的核1 負(fù)責(zé)雷達(dá)動(dòng)目標(biāo)數(shù)據(jù)處理。動(dòng)目標(biāo)數(shù)據(jù)處理包括坐標(biāo)變換、運(yùn)動(dòng)補(bǔ)償、點(diǎn)跡凝聚、航跡相關(guān)、航跡更新、航跡濾波、航跡管理和航跡輸出等功能。

DSP 的核2 負(fù)責(zé)SAR 原始圖像的JPG 壓縮。采用TI 提供的JPG 圖像壓縮庫(kù)，能夠高效地完成大幅寬SAR 圖像的JPG 壓縮。

6678 的8 個(gè)核可以通過(guò)MSMC（共享內(nèi)存）或DDR3對(duì)數(shù)據(jù)進(jìn)行訪問(wèn)和讀寫(xiě)。因此對(duì)不同核之間數(shù)據(jù)通信時(shí)的cache 一致性維護(hù)尤為重要。實(shí)際應(yīng)用中，要特別注意cache無(wú)效和cache 寫(xiě)回操作的運(yùn)用，保證數(shù)據(jù)傳輸?shù)恼_性。

cacheWb：cache 寫(xiě)回的含義是將cache 中的數(shù)據(jù)寫(xiě)回到存儲(chǔ)器如DDR。多核通信前，需要將需要傳遞的數(shù)據(jù)寫(xiě)回到MSMC 或DDR3 中，實(shí)現(xiàn)有效數(shù)據(jù)的更新。

cacheInv：cache 無(wú)效的含義是將cache 中的數(shù)據(jù)視為無(wú)效數(shù)據(jù)。當(dāng)被無(wú)效的數(shù)據(jù)需要讀寫(xiě)時(shí)，CPU 會(huì)重新將目標(biāo)數(shù)據(jù)讀取到cache 中操作，從而實(shí)現(xiàn)數(shù)據(jù)的更新。這樣才能保證CPU 不會(huì)讀到cache 中的臟數(shù)，而是MSMC 或DDR3中有效的數(shù)據(jù)。

所有DSP 與FPGA 之間的SRIO 數(shù)據(jù)交互都是通過(guò)DSP 的核0 調(diào)度的，核1 和核2 的處理發(fā)起和處理輸出也是通過(guò)與核0 的核間IPC 中斷。因此，DSP 的核0 是整個(gè)中心控制機(jī)的核心。

DSP 的核0 通過(guò)SRIO_0 與SAR 后處理板互聯(lián)，用于進(jìn)行SAR 后處理的數(shù)據(jù)交互。

3 控制數(shù)據(jù)流

3.1 板內(nèi)

如圖2所示，中心控制機(jī)內(nèi)部的數(shù)據(jù)流主要集中在FPGA 和DSP 間的雙向4X SRIO 通路上。從DSP 到FPGA的數(shù)據(jù)類型包括：時(shí)控指令幀、伺服控制指令幀、存儲(chǔ)板指令幀和輸出的動(dòng)目標(biāo)數(shù)據(jù)、輸出的SAR 壓縮圖像、輸出的SAR 后處理圖像。從FPGA 到DSP 的數(shù)據(jù)類型包括：時(shí)控狀態(tài)幀、動(dòng)目標(biāo)原始點(diǎn)跡、未壓縮的SAR 圖像。DSP 的SRIO_1 和FPGA 間通過(guò)地址映射，來(lái)實(shí)現(xiàn)不同類型數(shù)據(jù)的交換。

圖2 中心機(jī)板內(nèi)硬件模塊組成和功能

3.2 對(duì)外接口

FPGA 負(fù)責(zé)接收載荷平臺(tái)轉(zhuǎn)發(fā)過(guò)來(lái)的飛控指令，機(jī)載慣導(dǎo)數(shù)據(jù)和載荷平臺(tái)伺服碼盤(pán)信息，并將DSP 生成的雷達(dá)系統(tǒng)工作狀態(tài)和伺服指令碼轉(zhuǎn)發(fā)給載荷平臺(tái)。

FPGA 與信號(hào)處理板通過(guò)SRIO 互聯(lián)，用于接收后者發(fā)送過(guò)來(lái)的動(dòng)目標(biāo)原始點(diǎn)跡/未壓縮SAR 圖像數(shù)據(jù)；FPGA 與存儲(chǔ)板通過(guò)SRIO 接口互聯(lián)，用于SAR 圖片、動(dòng)目標(biāo)輸出數(shù)據(jù)、SAR 后處理圖像的記錄/回放數(shù)據(jù)通路；FPGA 與對(duì)外高速輸出接口通過(guò)SRIO 接口互聯(lián)，用于回放SAR 圖片/SAR 后處理圖片到高速輸出接口。

4 系統(tǒng)實(shí)時(shí)工作流程

中心控制機(jī)接收飛控指令的SAR 模式/動(dòng)目標(biāo)模式任務(wù)，實(shí)時(shí)解算出時(shí)控參數(shù)并根據(jù)當(dāng)前飛行姿態(tài)進(jìn)行波束穩(wěn)定，并下發(fā)時(shí)控參數(shù)和分機(jī)工作參數(shù)。時(shí)序啟動(dòng)后，中心控制機(jī)繼續(xù)響應(yīng)CPI 中斷和慣導(dǎo)到來(lái)中斷，實(shí)時(shí)更新并下發(fā)時(shí)控參數(shù)和分機(jī)工作參數(shù)。時(shí)序啟動(dòng)后，信號(hào)處理板進(jìn)行動(dòng)目標(biāo)信號(hào)處理（或SAR 成像信號(hào)處理）。

中心控制機(jī)FPGA 通過(guò)SRIO 接口從信號(hào)處理板接收未壓縮SAR 圖像/動(dòng)目標(biāo)原始點(diǎn)跡，然后通過(guò)板內(nèi)的4X SRIO接口轉(zhuǎn)發(fā)給中心控制機(jī)DSP。中心控制機(jī)DSP 收到整幅圖像后，通過(guò)板內(nèi)IPC 核間中斷通知圖像壓縮模塊進(jìn)行圖像壓縮（或收到動(dòng)目標(biāo)原始點(diǎn)跡后，通知?jiǎng)幽繕?biāo)數(shù)據(jù)處理模塊進(jìn)行動(dòng)目標(biāo)數(shù)據(jù)處理）。中心控制機(jī)DSP 收到圖像壓縮完成（或動(dòng)目標(biāo)數(shù)據(jù)處理完成）IPC 核間中斷后，將壓縮后的SAR圖像（或動(dòng)目標(biāo)輸出數(shù)據(jù)）通過(guò)4X SRIO 回傳給中心控制機(jī)FPGA，由中心控制機(jī)FPGA一路通過(guò)SRIO發(fā)送到存儲(chǔ)板，一路通過(guò)SRIO 發(fā)送到高速對(duì)外接口。SAR/GMTI 實(shí)時(shí)工作流程如圖3所示。

圖3 SAR/GMTI 實(shí)時(shí)工作流程

5 成像結(jié)果

該機(jī)載偵查雷達(dá)進(jìn)行了多個(gè)架次無(wú)人機(jī)掛飛實(shí)驗(yàn)，完成了多個(gè)分辨率合成孔徑雷達(dá)成像和運(yùn)動(dòng)目標(biāo)檢測(cè)等科目的試驗(yàn)驗(yàn)證。整個(gè)過(guò)程中雷達(dá)工作穩(wěn)定可靠，成像清晰，動(dòng)目標(biāo)建航穩(wěn)定。實(shí)時(shí)錄取的部分分辨率下合成孔徑雷達(dá)成像圖片如圖4、圖5所示。

圖4 SAR 0.2m 局部圖

圖5 SAR 0.5m 局部圖

6 結(jié) 論

本文介紹了機(jī)載雷達(dá)多任務(wù)多功能中心機(jī)板的設(shè)計(jì)和實(shí)現(xiàn)，它采用標(biāo)準(zhǔn)3U 板卡VPX 設(shè)計(jì)，采用FPGA ＋DSP 設(shè)計(jì)框架，由DSP 完成雷達(dá)參數(shù)解算、系統(tǒng)控制、動(dòng)目標(biāo)數(shù)據(jù)處理和SAR圖像壓縮，由FPGA 和DSP 共同完成與雷達(dá)分系統(tǒng)及對(duì)外接口高速通信和數(shù)據(jù)路由。掛飛試驗(yàn)表明，該中心機(jī)板具備實(shí)時(shí)性強(qiáng)，可靠性、功能集成性高等優(yōu)點(diǎn)，具備工程實(shí)用價(jià)值。