高溫對MOSFET ESD 防護(hù)器件維持特性的影響*

李明珠 蔡小五 曾傳濱 李曉靜? 李多力 倪濤 王娟娟 韓鄭生 趙發(fā)展

1) (中國科學(xué)院微電子研究所,硅器件中心重點實驗室,北京 100029)

2) (中國科學(xué)院大學(xué),北京 100049)

靜電放電 (electro-static discharge,ESD) 防護(hù)結(jié)構(gòu)的維持電壓是決定器件抗閂鎖性能的關(guān)鍵參數(shù),但ESD 器件參數(shù)的熱致變化使得防護(hù)器件在高溫環(huán)境中有閂鎖風(fēng)險.本文研究了ESD 防護(hù)結(jié)構(gòu)N 溝道金屬-氧化物-半導(dǎo)體(N-channel metal oxide semiconductor,NMOS)在30—195 ℃的工作溫度下的維持特性.研究基于0.18 μm 部分耗盡絕緣體上硅工藝下制備的NMOS 器件展開.在不同的工作溫度下,使用傳輸線脈沖測試系統(tǒng)測試器件的ESD 特性.實驗結(jié)果表明,隨著溫度的升高,器件的維持電壓降低.通過半導(dǎo)體工藝及器件模擬工具進(jìn)行二維建模及仿真,提取并分析不同溫度下器件的電勢、電流密度、靜電場、載流子注入濃度等物理參數(shù)的分布差異.通過研究以上影響維持電壓的關(guān)鍵參數(shù)隨溫度的變化規(guī)律,對維持電壓溫度特性的內(nèi)在作用機制進(jìn)行了詳細(xì)討論,并提出了改善維持電壓溫度特性的方法.

1 引言

靜電放電(electro-static discharge,ESD)失效是導(dǎo)致集成電路故障的主要原因之一,幾十年來一直威脅著半導(dǎo)體器件及電路的可靠性[1?3].ESD 保護(hù)結(jié)構(gòu)經(jīng)常被用于集成電路的ESD 防護(hù)設(shè)計中[4,5].一般來說,ESD 防護(hù)結(jié)構(gòu)設(shè)計應(yīng)遵循ESD 設(shè)計窗口,即觸發(fā)電壓小于柵氧擊穿電壓以避免損壞內(nèi)部電路,維持電壓大于電源工作電壓以避免閂鎖[6?8].集成電路的封裝和部分操作在某些情況下是在高溫環(huán)境中進(jìn)行的[9],由于ESD 參數(shù)的熱致變化[10],高溫工作環(huán)境會導(dǎo)致ESD 保護(hù)結(jié)構(gòu)的參數(shù)偏離ESD 設(shè)計窗口,當(dāng)維持電壓降低至工作電壓以下時,器件會有閂鎖風(fēng)險,這種熱致參數(shù)變化使得ESD 保護(hù)設(shè)計變得更加復(fù)雜.因此有必要系統(tǒng)、全面地分析ESD 保護(hù)結(jié)構(gòu)的溫度變化特性,以確保帶有ESD 防護(hù)設(shè)計的集成電路在高溫環(huán)境中工作的可靠性.MOSFET 是一種常用的ESD 防護(hù)結(jié)構(gòu).Li 等[11]研究了二極管、二極管串及柵接地N 溝道金屬-氧化物-半導(dǎo)體(grounded-gate N-channel metal oxide semiconductor,GGNMOS) 在–40—110 ℃的溫度范圍內(nèi)ESD 特性的溫度依賴性.Wang 等[12]介紹了GGNMOS 和柵觸發(fā)NMOS (GTNMOS)的觸發(fā)電壓隨溫度的變化特性,并對其內(nèi)部物理機制作了詳細(xì)研究.可控硅 (silicon controlled rectifier,SCR) 作為一種ESD 防護(hù)結(jié)構(gòu),其有較好的面積效率,常被用作高效ESD 防護(hù)結(jié)構(gòu).Wang 等[13]研究了SCR 在高溫下的觸發(fā)與維持特性.Tazzoli 等[14]提出了一種高維持電壓的SCR,研究了 SCR 的溫度依賴特性,發(fā)現(xiàn)ESD 脈沖時間導(dǎo)致的自加熱效應(yīng)會導(dǎo)致維持電壓變化.Won 等[15]研究了SCR 在30—225℃的寬溫度范圍內(nèi)的觸發(fā)電壓及維持電壓的溫度依賴特性,結(jié)合理論分析高溫下發(fā)射結(jié)電勢差(VBE)降低與電阻率升高是維持電壓和二次擊穿電流降低的主要原因.而基于CMOS 和Bipolar-CMOS-DMOS (BCD) 工藝制造的各種典型SCR 的溫度依賴性分別被介紹和研究[16,17].通過改進(jìn)SCR 結(jié)構(gòu),可實現(xiàn)ESD 觸發(fā)電壓和維持電壓在高溫環(huán)境中的穩(wěn)定性[18,19].Do 等[20]為了滿足ESD設(shè)計窗口研究了浮動技術(shù)減小4H-SiC GGNMOS 的觸發(fā)電壓,并進(jìn)行了高溫評估.Wu 等[21]通過TLP測試與TCAD 仿真研究了DDSCR 的高溫ESD特性.然而,在以上大多數(shù)研究中,只考慮了傳統(tǒng)或新型ESD 保護(hù)裝置的特性隨溫度的變化,以驗證其在工作溫度范圍內(nèi)的可靠性.部分研究對觸發(fā)電壓的溫度依賴特性及相關(guān)物理機制進(jìn)行了詳細(xì)研究.而決定ESD 器件抗閂鎖性能的維持電壓與維持電流的溫度依賴性雖然被報道,但大部分研究只關(guān)注于提高維持電壓以實現(xiàn)抗閂鎖在工作溫度范圍內(nèi)的可靠性,并未對ESD 器件維持電壓的溫度依賴性進(jìn)行底層物理機制探討和模擬仿真分析.

本文分析了用于ESD 保護(hù)的部分耗盡絕緣體上硅 (PDSOI) NMOS 器件維持電壓的溫度特性.通過傳輸線脈沖(transmission line pulse,TLP)測試器件I-V曲線獲得了維持電壓隨溫度的變化規(guī)律.此外,通過半導(dǎo)體工藝及器件模擬工具(TCAD)模擬仿真,研究了器件維持電壓溫度依賴性的潛在物理機制.

2 器件結(jié)構(gòu)參數(shù)及實驗設(shè)置

研究器件為基于0.18 μm PDSOI 工藝制備的NMOS 器件,測試及仿真器件的具體參數(shù)如下:柵長L為0.8 μm,柵寬W為960 μm,柵氧厚度TOX為12.5 nm,埋氧層厚度TBOX為400 nm,硅膜厚度TSi為300 nm,側(cè)墻寬度Lspacer為0.1 μm,N+區(qū)摻雜濃度CN+為1×1020cm–3,P 阱摻雜濃度CP為1×1017cm–3.

為了改善NMOS 的ESD 特性,本文所使用的NMOS 采用了金屬硅化物擴(kuò)散層阻隔工藝.實驗所用的測試測試系統(tǒng)可模擬人體靜電放電模式產(chǎn)生脈寬為100 ns,上升沿為5 ns 的脈沖方波,其匹配的加熱模塊為器件提供25—200 ℃的測試溫度.

在ESD 測試過程中,器件處于柵觸發(fā)工作模式:柵極施加1.5 V 直流電壓,源極、體引出電極和襯底均接地,并在漏極施加TLP 脈沖方波,用示波器對漏極的瞬態(tài)電流和電壓進(jìn)行采樣,多次重復(fù)得到ESDI-V曲線.整個測試過程均在設(shè)定的工作溫度下進(jìn)行,實驗設(shè)有30,60,100,150 和195 ℃共5 個測試溫度.集成電路應(yīng)用中的高溫電子大多應(yīng)用于汽車行業(yè).其中汽車電子中的發(fā)動機控制、電動/混合動力車的環(huán)境溫度峰值可達(dá)150 ℃,而集成電路的結(jié)溫最高可比環(huán)境溫度高25 ℃.本文所研究的溫度范圍涵蓋一般軍用高溫電子器件的最高工作溫度指標(biāo)(175 ℃).

3 測試與仿真結(jié)果

在之前的研究中,對PDSOI NMOS 作為ESD防護(hù)器件的觸發(fā)機理及觸發(fā)電壓的高溫響應(yīng)特性進(jìn)行了分析[12].本文將對PDSOI NMOS 作為ESD防護(hù)器件的維持電壓的溫度特性進(jìn)行討論研究,研究發(fā)現(xiàn)高溫對器件的維持電壓有明顯的影響,并對具體的作用機理進(jìn)行了解釋分析.如圖1 所示為被測器件在各溫度下GTNMOS 的ESDI-V曲線,橫坐標(biāo)表示ESD 電壓,縱坐標(biāo)表示已歸一化為單位柵寬的ESD 電流.圖1 插圖為ESDI-V曲線維持的細(xì)節(jié)圖.提取曲線由負(fù)阻區(qū)進(jìn)入電壓、電流均遞增的區(qū)域的轉(zhuǎn)折點處的電壓,計為維持電壓VH.由圖1 可知,隨著溫度從30 ℃上升至195 ℃的過程中,被測器件的維持電壓VH呈現(xiàn)下降趨勢.

圖1 不同溫度下GTNMOS 的ESD I-V 曲線.插圖為曲線維持處的細(xì)節(jié)Fig.1.The ESD I-V curves of NMOS under different temperatures.Insert:the detail in holding points.

為探究PDSOI NMOS 的VH隨溫度的變化機理,通過TCAD 對器件進(jìn)行了建模,用多脈沖仿真方法對器件模型進(jìn)行了高溫ESD 仿真分析.仿真設(shè)置中,器件的漏極(Drain)上加載線性函數(shù)(piecewise linear function,PWL)設(shè)定的電流方波,柵極施加1.2 V 直流電壓,其余電極包括源極(Source)、體引出電極(Body)、襯底(Substrate)均接地.圖2(a)所示為不同溫度下GTNMOS 的多脈沖仿真所得的ESDI-V曲線,插圖為GTNMOS脈沖仿真ESDI-V曲線維持處的細(xì)節(jié)圖.圖2(b)為不同溫度下GGNMOS 的多脈沖仿真所得的ESDI-V曲線,插圖為GGNMOS 脈沖仿真ESDI-V曲線維持處的細(xì)節(jié)圖.圖3 展示了TLP 測試與TCAD仿真數(shù)據(jù)對比,雖然TLP 測試與TCAD 的維持電壓數(shù)值有差別,但兩者的維持電壓隨著溫度的升高均減小.圖3 所示的維持電壓數(shù)值上的差距是由于仿真工藝設(shè)置與實際工藝條件存在一定差異性,且TCAD 仿真過于理想化,未考慮實際測試的接觸電阻與導(dǎo)線電阻.因為2D 模型不同于實際的PDSOI NMOS 器件,所以仿真曲線中的VH絕對值不同于TLP 測量的PDSOI 的ESDI-V曲線所得,但是在TCAD 仿真中已經(jīng)獲得了VH隨溫度變化的相同趨勢,這對于分析高溫下的維持特性和機制至關(guān)重要的.由圖2 仿真可知,直流柵壓的施加使得NMOS 的VH隨溫度變化的幅度減小,但并不影響NMOS 維持電壓隨溫度的變化趨勢.直流柵壓與溫度是兩種影響NMOS 的VH的因素,為了更直觀地分析VH的溫度依賴性的內(nèi)在物理機制,對GGNMOS 多脈沖高溫ESD 仿真結(jié)果進(jìn)行解析.

圖2 不同溫度下,(a) GTNMOS 和(b) GGNMOS 的TCAD仿真ESD I-V 曲線,插圖為曲線維持處的細(xì)節(jié)Fig.2.The TCAD simulated ESD I-V curves of (a) GTN MOS and (b) GGNMOS under different temperatures,where the insert is the detail in holding points.

圖3 不同溫度下GTNMOS 的TLP 測試結(jié)果與TCAD 仿真結(jié)果對比Fig.3.The TLP tested holding voltage and TCAD simulated holding voltage under various ambient temperatures.

4 維持電壓的溫度特性分析

4.1 NMOS 維持電壓

NMOS 工作在維持狀態(tài)時,主要通過開啟MOS結(jié)構(gòu)內(nèi)部的寄生雙極結(jié)型晶體管(bipolar junction transistor,BJT)釋放ESD 大電流,這個電流一般遠(yuǎn)高于MOS 的溝道電流IDS.當(dāng)寄生BJT 開啟時,MOS 結(jié)構(gòu)的內(nèi)部電流通路以及等效電路圖如圖4所示.器件工作在BJT 狀態(tài)下時,主要有4 部分電流:MOS 溝道電流IDS、寄生BJT 的集電極電流IC、發(fā)射極電流IE、基極電流IBody.如圖4 所示,在電流流過的路徑上,維持電壓主要由三部分組成:

圖4 PDSOI NMOS 器件截面圖及作為ESD 防護(hù)器件工作時的工作機制示意圖Fig.4.Cross-sectional view and the equivalent circuit of the PDSOI NMOS.

其中,降落在雪崩場上的電壓Vava=VDB.通過研究漏-體結(jié)電勢差VDB、維持電流IH、體電阻RBody和源-體結(jié)正向開啟的開啟電壓VBSon的溫度特性來解析維持電壓隨溫度的變化的內(nèi)在物理機制.

4.2 維持電壓溫度特性分析

對圖2(b)中方框標(biāo)注的一組5 個同樣電流方波中70%—90%時間范圍內(nèi)的同一特定時刻不同溫度下GGNMOS 的VDB,VBSon,RBody及注入電子濃度進(jìn)行分析.不同溫度下靜電勢分布情況如圖5 所示,由電勢分布可知,在不同溫度下,維持電壓VH中漏-體結(jié)電勢差VDB占比最多.隨著環(huán)境溫度從30 ℃上升至195 ℃,VDB逐漸減小,且溫度效應(yīng)最為明顯.沿Path 1 路徑上–1—1 μm 的靜電勢分布曲線如圖6 所示,不同溫度的靜電勢沿著Path 1 減小.當(dāng)溫度從30 ℃升至195 ℃,電勢差減小了0.87 V.

圖5 施加相同ESD 電流脈沖的GGNMOS 在不同溫度下靜電勢分布Fig.5.Electrostatic potential distributions of GGNMOS under various ambient temperatures when the Drain is subject to the same ESD current pulsing.The Source and the Body are grounded.

圖6 施加相同ESD 電流脈沖的GGNMOS 在不同溫度下的源-體界面位置 (沿Path 1 路徑) 的靜電勢分布曲線Fig.6.Electrostatic potential distributions in the drainbody surface of GGNMOS along path 1 under various ambient temperatures when the drain is subject to the same ESD current pulsing.The Source and the Body are grounded.

維持電壓大部分降落在漏-體結(jié)上來維持雪崩所需的電場,因此VDB主要由耗盡區(qū)電場決定.寄生BJT 開啟后,自由載流子注入耗盡區(qū),這種注入的載流子對耗盡區(qū)電荷有中和作用,而耗盡區(qū)的電荷分布對電場分布會造成影響.因此,將電場隨溫度變化的特性分為兩部分:1)不施加ESD 電流的靜電場隨溫度的變化規(guī)律;2)施加ESD 電流時的電子注入隨溫度的變化規(guī)律.如圖7 所示為不施加ESD 電流時的電場隨溫度的變化情況,可以看出,電場在耗盡區(qū)處最大,且隨著溫度從30 ℃上升至195 ℃,耗盡區(qū)電場減小.漏-體結(jié)的載流子輸運方式主要為電子在空間電荷區(qū)的漂移運動,其主要的自由載流子為電子,如圖8 所示為施加相同ESD 電流時不同溫度下器件內(nèi)部的電子濃度的分布.不同溫度下,漏極與源極處的電子濃度最高,這也是因為寄生BJT 的電流主要為電子電流.而隨著環(huán)境溫度從30 ℃上升至195 ℃,漏-體結(jié)內(nèi)電子濃度升高,用來中和耗盡區(qū)的正電荷的電子增多,導(dǎo)致電場進(jìn)一步下降.因此隨著溫度的升高,耗盡區(qū)靜電場減小,且增大的注入電子濃度增大進(jìn)一步削弱了耗盡區(qū)電場,導(dǎo)致VDB降低.

圖7 不施加ESD 電流脈沖的GGNMOS 在不同溫度下的電場分布Fig.7.Electric field distributions of GGNMOS under various ambient temperatures when the drain,the source and the body are grounded.

圖8 施加相同ESD 電流脈沖的GGNMOS 在不同溫度下的電子濃度分布Fig.8.Electron density distributions of GGNMOS under various temperatures when the drain is subjected to the same ESD current pulsing.The source and the body are grounded.

如圖9 所示為器件在施加相同電流時不同溫度下器件沿Path 2 路徑上的靜電勢分布.仿真結(jié)果表明,沿著Path 2 電勢升高,電勢差VBSon隨溫度的升高而降低,當(dāng)溫度從30 ℃升高至195 ℃時,電勢差降低0.19 V.由圖7 可知,溫度升高削弱了源-體耗盡區(qū)的靜電場,而圖8 顯示漏-源耗盡區(qū)注入電子濃度變化不明顯,即VBSon的降低主要是由靜電場的溫度依賴性造成的.

圖9 施加相同ESD 電流脈沖的GGNMOS 在不同溫度下的源-體結(jié)界面位置 (沿Path 2 路徑) 的靜電勢分布Fig.9.Electrostatic Potential distributions in the drainsource surface of GGNMOS along path 2 under various temperatures when the Drain is subjected to the same ESD current pulsing.The Source and the Body are grounded.

在30 ℃時,對于摻雜襯底中的雜質(zhì)全部電離,且本征激發(fā)并不顯著.隨著溫度升高,晶格振動散射逐漸成為載流子主要散射方式,此時載流子遷移率隨著溫度的升高而降低,所以電阻率隨溫度的升高而升高[22].因此RBody隨著溫度的升高而升高.如圖10 所示施加相同ESD 電流在不同溫度下器件的電流密度分布,隨著溫度從30 ℃升至195 ℃,從漏接觸極接流向體接觸極的電流密度明顯減小.施加相同的ESD 電流,但電流密度分布隨著溫度的升高而減小,因此這也間接說明體電阻RBody隨溫度的升高而升高.結(jié)合之前的電阻率分析,隨著溫度的升高,RBody隨著溫度的升高而增大.

圖10 施加相同ESD 電流脈沖的GGNMOS 在不同溫度下的電流密度分布Fig.10.Current density distributions of GGNMOS under various temperatures when the drain is subjected to the same ESD current pulsing.The Source and the Body are grounded.

對圖2(b)中圓圈標(biāo)注的一組5 個點從維持電流IH的角度進(jìn)行分析,由仿真結(jié)果可知,當(dāng)溫度從30 ℃上升到195 ℃,IH共增大約200 μA/μm.ESD 電流由器件漏極流入,在器件內(nèi)部分別經(jīng)過體電阻RBody、寄生BJT 和NMOS 溝道 (電流分別記為IBody,IBJT和IDS),最終通過體接觸電極和源極接觸流出 (分別記為IB,contact和IS,contact),因此電流之間存在以下關(guān)系

分析電流關(guān)系如下:

其中β為寄生BJT 的電流增益,(4) 式成立的前提是寄生BJT 開啟,即:

其中,IESD為該ESD 器件泄放的總電流,即流入漏極接觸的電流,將 (4) 式代入 (6) 式中可得

當(dāng)寄生BJT 開啟,器件處于維持狀態(tài)時,最小的ESD 電流即為維持電流IH,即:

式中,IESD的最小值(IESD)min可由(5)式來限定,將(5)式和(7)式代入(8)式可得

由(9)式可知,IH的值由寄生BJT 的電流增益β、源-體結(jié)的正向開啟電壓VBSon、體電阻RBody和NMOS 溝道電流IDS控制.仿真結(jié)果中IDS隨溫度的變化總幅度約為10 μA/μm,對IH隨溫度的變化量的貢獻(xiàn)僅占約5%.

Khanna 等[23]描述了雙極型晶體管的電流增益的溫度依賴性,二者關(guān)系為

其中,T為溫度;β(T)為溫度為T時的BJT 晶體管電流增益;T0為常數(shù),T0=273 K;β(T0)為溫度為T0時的電流增益;?為溫度系數(shù),滿足

由(10)和(11)式可知,雙極型晶體管的電流增益β會隨溫度的升高而增大.

圖9 所示的仿真結(jié)果表明VBSon會隨溫度的升高而降低.之前的仿真結(jié)論證明,溫度升高會導(dǎo)致體電阻RBody升高.如(9)式所述,維持電流IH與寄生BJT 的電流增益β、源-體結(jié)的正向開啟電壓VBSon和體電阻RBody密切相關(guān).溫度升高導(dǎo)致β增大,間接導(dǎo)致IH增大;而同時溫度增加會導(dǎo)致VBSon降低和RBody升高,以上因素都會間接使得IH隨溫度的上升而下降.因此溫度通過對β的影響占主導(dǎo)地位,使得IH隨溫度的升高而增大.

4.3 VDB,VBSon,IH,RBody 對NMOS 維持電壓溫度依賴性的作用結(jié)果分析

由以上對VDB,VBSon,IH,RBody的分析可知,在器件處于維持狀態(tài)時的電流路徑上,電勢主要降落在漏-體反偏結(jié)上.漏-體結(jié)電勢差VDB主要由漏-體耗盡區(qū)電場決定,而耗盡區(qū)電場可分為兩部分影響:不施加電信號的靜電場和注入電子濃度中和電荷.隨著溫度的升高,不施加電信號的耗盡區(qū)靜電場減小,且注入電子濃度隨著溫度的升高而增大,對耗盡區(qū)電場有進(jìn)一步削弱作用.因此這兩種因素的共同作用使得VDB隨著溫度的升高有減小趨勢,與VH的變化趨勢一致.與VDB隨溫度的變化原因分析相同,VBSon隨溫度的變化也受兩種因素影響.但源-體耗盡區(qū)注入電子濃度隨溫度的變化差異不大,因此主要是由源-體耗盡區(qū)靜電場的溫度變化導(dǎo)致VBSon降低.而維持電流IH的升高是由于雙極型晶體管的電流增益β隨著溫度的升高而增大.在相同的ESD 電流下,由電流的分布狀態(tài)可知,寄生體電阻RBody隨著溫度的升高而增大.IH與RBody隨著溫度的升高而增大,與VH的溫度變化趨勢相反.由圖5 的電勢分布及圖6 的電勢差值可知,VH主要由VDB決定,VH變化趨勢與VDB一致.由圖2(b)仿真結(jié)果可知,隨著溫度的升高,VH降低0.78 V,而VDB和VBSon總的降低幅值為1.1 V.IH與RBody隨著溫度的升高而增大,這減緩了VH隨溫度的變化.因此可以通過增大IH或RBody來減小VH隨溫度升高減小的特性.但是,增大IH大注入電流對耗盡區(qū)電場有削弱作用,會導(dǎo)致VDB降低,因此增大IH時需綜合考慮影響效果.

5 結(jié)論

本文研究了ESD 防護(hù)器件PDSOI NMOS 的維持電壓VH的溫度特性.實驗結(jié)果證明,隨著溫度的提高,NMOS 的維持電壓減小.通過與TLP測試結(jié)果吻合良好的TCAD 模擬仿真,分析了電場、電流密度、電勢、電子濃度等多個物理參數(shù)在不同溫度下的分布情況,詳細(xì)討論了對VH溫度依賴性的物理機制.TCAD 仿真結(jié)果顯示,漏-體結(jié)電勢差VDB和源-體結(jié)正向開啟電壓VBSon隨溫度變化的趨勢與VH的溫度變化趨勢一致,但維持電流IH和體電阻RBODY隨著溫度的升高而增大.且VH的溫度依賴性主要是由VDB的溫度特性決定的.基于以上物理參數(shù)隨溫度的變化分析,本文提出,通過增大RBody與IH來削弱VH隨著溫度增加而減小的趨勢.從而降低VH的溫度依賴性.本文對維持電壓溫度特性及其內(nèi)在物理機制的研究有助于設(shè)計溫度免疫的抗閂鎖ESD 保護(hù)結(jié)構(gòu).