一種高精度緊湊型X波段6位數(shù)控移相器

陳 寧，梁 煜，張 為

(天津大學 微電子學院，天津 300072)

移相器是相控陣系統(tǒng)的重要組成部分，是收發(fā)組件中控制波束方向的關鍵模塊，廣泛應用于相控陣雷達、無線通訊等領域。其中，X波段相控陣雷達已成為國家導彈預警系統(tǒng)的重要組成部分，但由于其高實施成本、大重量、大體積和實施復雜性的特點，使該頻段雷達技術更多應用于軍事系統(tǒng)[1-2]。隨著電子技術不斷發(fā)展，X波段相控陣系統(tǒng)逐步拓展到民用領域，如氣象雷達[3]等。近年來，移相器作為相控陣系統(tǒng)的核心功能模塊不斷發(fā)展，常見電路拓撲結(jié)構(gòu)包括負載線型[4]、反射型[5]、矢量合成型[6-7]和網(wǎng)絡切換型[8-19]。負載線和反射型移相器是基于傳輸線調(diào)整相位，因此在工作頻率低于10 GHz時電路尺寸通常很大。矢量合成相移器普遍具有體積小和增益大的優(yōu)點，但由于引入有源電路，導致其只能單向工作，并且有較大的功耗。

在數(shù)字移相器的設計中，高低通網(wǎng)絡切換型移相器在插入損耗、移相精度等方面都具有較好的性能，在工作頻段范圍內(nèi)相移相對平坦，且具有功耗低、寬帶寬的優(yōu)勢，因此這種類型移相器逐漸得到廣泛應用。切換型移相器結(jié)構(gòu)上分為兩類。其一是采用SPDT或DPDT作各移相單元的級聯(lián)開關。該類移相器結(jié)構(gòu)簡單，但由于級聯(lián)開關的插入可能會引起較大的插損，通常需要采用額外的級間損耗補償放大器(Loss Compensation Amplifier，LCA)補償損耗，如LIU[11]及GONG[14]等，一般會增加設計難度及電路復雜度。其二是采用MOSFET作開關嵌入移相單元電路中[8-10，12-13，15-18]。如張博等[16]基于0.25 μm GaAs pHEMT工藝設計的5位X波段移相器，小移相單元采用T型/π型的高(低)通/帶通網(wǎng)絡結(jié)構(gòu)，90°和180°移相單元采用高/低通切換拓撲結(jié)構(gòu)，移相RMS誤差僅為1.6°，芯片尺寸為2.2 mm×0.7 mm。楊杰等[17]基于0.15 μm GaAs pHEMT工藝設計的X波段6位數(shù)控移相芯片，最大移相RMS誤差為4°，最大插損為-10 dB，芯片面積為4 mm×1.8 mm。以上移相器均滿足高性能的設計需求，但集成度可以繼續(xù)提升。

筆者提出一種寬帶、高性能的網(wǎng)絡切換型移相器，通過改良90°移相單元電路實現(xiàn)芯片面積縮小，對于降低移相器的成本具有重要意義。移相器包含6個移相單元，分別對應相移180°、90°、45°、22.5°、11.25°和5.625°，通過開關控制可形成步進為5.625°的64種移相狀態(tài)。電路基于0.18 μm SiGe BiCMOS工藝完成設計，相比砷化鎵工藝，硅基芯片具有低成本、中等射頻性能和高集成度等特點。

1 移相基本原理

1.1 濾波網(wǎng)絡

當輸入信號通過高通濾波網(wǎng)絡時，輸出信號的相位超前于輸入信號；當輸入信號通過低通濾波網(wǎng)絡時，輸出信號的相位滯后于輸入信號，因此單個濾波網(wǎng)絡可以視為單位移相單元。以三階π型低通濾波結(jié)構(gòu)為例，其電路結(jié)構(gòu)如圖1(a)所示。

(a) 三階π型低通濾波結(jié)構(gòu)

計算該二端口網(wǎng)絡的傳輸函數(shù)為

(1)

則可以得到路徑實現(xiàn)的信號相位延遲為

(2)

同時可計算該網(wǎng)絡端口的反射系數(shù)為

(3)

其中，Z0為特征阻抗，ω為工作頻率。將如圖1(a)所示的多個移相單元級聯(lián)，并內(nèi)嵌控制開關對各單元電路的移相狀態(tài)進行切換，得到如圖1(b)所示的由電壓控制的數(shù)控網(wǎng)絡切換型移相器。

1.2 內(nèi)嵌MOS管開關及其優(yōu)化

筆者在設計時采用如圖2(a)所示深阱NMOS管作為電路內(nèi)嵌開關。對晶體管襯底進行單獨偏置，如圖2(b)所示，將體端通過一個大電阻(如10 kΩ、20 kΩ)連接到地，從而消除通過寄生電容Csb和Cdb到地面的通路信號，與傳統(tǒng)開關相比，襯底相對于地電位懸空，因此該優(yōu)化方式稱為浮體技術。通過浮體技術減弱射頻信號泄漏，降低了開關的插入損耗。同時在晶體管的柵極上接一個大電阻(如10 kΩ、20 kΩ)，以避免信號通過柵漏、柵源的寄生電容泄漏到地面，這也會減少開關導通時的插入損耗。

(a) 深阱NMOS剖面圖

該優(yōu)化方式通過了仿真結(jié)果的驗證。對同一尺寸的晶體管做開關特性測試，如文中所選晶體管總柵寬為1 μm×10、柵長為350 nm，分別對普通NMOS晶體管、柵極偏置大電阻的普通NMOS晶體管、采用柵極偏置及浮體優(yōu)化技術的同尺寸深阱NMOS晶體管進行頻帶為1～30 GHz的后仿真，結(jié)果如圖3所示。由圖3(a)、(b)可見，相比柵極偏置技術，深阱浮體技術可以大大減小插入損耗即S21，可為該尺寸晶體管帶來約5dB的幅值變化，而柵極偏置技術則在高頻時有正向的影響。通過圖3(c)中對截止電容的對比，可見該類方法對插損優(yōu)化同時，幾乎不會影響開關隔離度。

(a) 導通電阻

2 移相器電路設計及分析

2.1 小移相單元電路

5.625°、11.25°、22.5°為小移相單元，采用低通/帶通網(wǎng)絡切換結(jié)構(gòu)，電路拓撲結(jié)構(gòu)如圖4(a)所示。當M1導通、M2截止時，等效電路如圖4(b)所示，輸入信號經(jīng)過M1形成的等效電阻Ron1，不發(fā)生相對相移，該路徑下的信號相移作為參考態(tài)相位，此時電感L2與M2的截止電容Coff2諧振，提高隔離度以阻止信號泄漏。當M1截止、M2導通時，電路在Ron2(M2導通等效電阻)足夠小的前提下形成如圖4(c)所示的π型三階低通濾波結(jié)構(gòu)，并將通過的信號進行相位延遲后置，電路此時處于移相工作狀態(tài)。交流輸入信號在MOS管M1、M2導通，截止交替切換中通過兩條不同的路徑實現(xiàn)相移差完成目標移相。

當電路網(wǎng)絡端口阻抗匹配時，反射系數(shù)應滿足

|S11|=0 。

(4)

當電路無損耗時，傳輸系數(shù)應滿足

|S21|=1 。

(5)

聯(lián)立式(2)至式(5)，可推導出在不考慮NMOS管開關影響下的L1、C1理論值計算公式：

(6)

(7)

另外，取M2的截止態(tài)等效電容Coff2，由諧振關系可計算L2的理論值，可表示為

(8)

45°單元電路拓撲結(jié)構(gòu)如圖4(d)所示，在圖4(a)電路基礎上增加一個并聯(lián)電容C2。45°單元移相度數(shù)增大導致M2柵寬減小，因此為達到工作頻率下有效諧振，電感L2值過大。為提高移相精度和節(jié)約面積，在M2源、漏兩端并聯(lián)電容C2以增大C1與地之間的隔離電容。由式(8)可知，在所需工作頻帶內(nèi)諧振電感L2可以相應減小。該單元電路的工作原理與5.625°、11.25°、22.5°的單元電路的一致。由于該結(jié)構(gòu)信號通路中只有一個MOS管作開關，插入損耗較低。

(a) 5.625°～22.5°單元電路

2.2 90°移相單元電路

90°屬于大移相單元，圖4中電路結(jié)構(gòu)很難實現(xiàn)所需帶寬內(nèi)的平坦相移。為了實現(xiàn)90°移相，大部分數(shù)字移相器采用高/低通切換拓撲結(jié)構(gòu)[8，16-18]或高通/帶通切換[9-10，12-13，15]來設計該單元，而大量的無源大電感導致電路面積較大，如圖5(a)所示電路結(jié)構(gòu)。

筆者提出一種新的90°電路結(jié)構(gòu)，如圖5(b)所示，采用低通/帶通濾波網(wǎng)絡切換來實現(xiàn)移相。M1、M2同時截止時電路處于參考態(tài)，等效電路圖如圖5(c)所示，其中Ceq為M1截止電容Coff1與C2并聯(lián)的等效電容，通過電容Ceq與L1、Coff2與L2的兩次諧振，形成帶通濾波器，使信號通過該濾波結(jié)構(gòu)后在目標工作頻帶內(nèi)保持相對不變。令Ceq與L1在所需頻率諧振，則串聯(lián)支路阻抗達到最小，等效于純電阻r，此時串聯(lián)支路阻抗遠小于并聯(lián)支路電容阻抗，信號通過等效電阻r相位幾乎不受影響；令M2截止電容Coff2與L2在所需頻率實現(xiàn)諧振，達到阻抗最大，提高電路與地之間的隔離。90°移相態(tài)電路如圖5(d)所示，M1、M2導通，串聯(lián)電感L1與并聯(lián)電容C1形成低通濾波結(jié)構(gòu)，實現(xiàn)相位延遲。兩種狀態(tài)電路切換信號做差，可以在工作頻帶內(nèi)實現(xiàn)90°移相。

(a) 傳統(tǒng)90°移相單元電路結(jié)構(gòu)

2.3 180°移相單元電路

180°移相單元采取高/低通切換型網(wǎng)絡結(jié)構(gòu)，以保證在工作帶寬內(nèi)移相穩(wěn)定，電路如圖6所示。每條支路由兩個MOS開關管和高通/低通無源移相元件組成，M1導通M2截止時形成五階低通濾波支路，M1截止M2導通時形成三階高通濾波支路，通過計算及調(diào)整器件值，使經(jīng)過兩條支路的信號具有相同的相位斜率且保證兩者相位差為180°。

圖6 180°移相單元電路圖

2.4 移相單元級聯(lián)及移相器版圖

移相器整體電路如圖7(a)所示，V0至V5為可變控制電壓，分別連接5.625°至180°各單元開關MOS管的柵極，通過控制電壓在0～1.8 V之間的切換實現(xiàn)6位移相器。級聯(lián)順序需考慮各單元的端口匹配，一般將反射系數(shù)較好的單元放在較差單元的兩端，以實現(xiàn)電路整體性能最優(yōu)，本次設計采用22.5°/180°/ 45°/5.625°/11.25°/90°的連接順序。圖7(b)為最終電路版圖，其面積為1.68 mm×0.64 mm，在版圖布局設計中，合理布局器件和走線，盡可能縮短電路走線，節(jié)約版圖面積，降低電路中的寄生阻抗。

(a) 移相器電路原理圖

3 仿真結(jié)果

移相器采用0.18 μm SiGe BiCMOS工藝設計，直流工作電壓為1.8V。為對版圖元器件和非理想寄生效應提取更為全面，對于無源電感、互連線部分使用ADS Momentum進行電磁仿真，對于晶體管部分進行PEX參數(shù)提取，最終進行聯(lián)合仿真。這種仿真處理方式使結(jié)果更接近測試結(jié)果。電路通過Cadence、ADS工具完成版圖的設計及驗證。

6位移相器各主要性能如圖8～圖9所示。其中，結(jié)構(gòu)創(chuàng)新的90°移相單元在工作頻帶內(nèi)性能如圖8所示，其相移為88.3°～92.6°，滿足相移低誤差的要求。參考態(tài)插入損耗為-1.8～-3.6 dB，移相態(tài)插入損耗為-2.6～-5.04 dB。移相器無源結(jié)構(gòu)在移相態(tài)下，隨著頻率增加趨近于表現(xiàn)出低通濾波特性，且隨著頻率的升高，電感寄生效應更加明顯，而參考態(tài)引入的串聯(lián)電容抵消了部分電感，使得頻率升高時插損增加速度小于移相態(tài)，導致兩者幅度差值在工作頻率內(nèi)隨頻率的增大而增大，但對電路整體影響尚可。

圖8 90°單元仿真結(jié)果

移相器整體工作的64位相移如圖9(a)所示，在8.3～12.0 GHz的頻帶內(nèi)，各相位曲線不發(fā)生交疊，移相性能良好。8～8.3 GHz頻帶內(nèi)發(fā)生交疊的是174.375°移相曲線與180°曲線，主要原因是各移相單元在低頻處實際移相值均略大于所需移相，174.375°為5位單元移相的疊加，因此誤差較大，從而造成174.375°低頻時相位曲線上曲，與180°曲線交疊。圖9(b)為移相器的各工作狀態(tài)下插入損耗仿真曲線，無源器件和開關導致高頻時插損較大，最大值為-16.7dB，最小插損為-8.36 dB，其中，該6位移相器參考態(tài)相位曲線，即相對相移為0°時的插入損耗為-11.35～-14.21dB。

(a) 移相器相位曲線

通過計算得出，在8～12.0 GHz帶寬內(nèi)，最大移相RMS誤差為4.20°，最大幅度RMS誤差為1.47 dB。在8.3～12 GHz的工作頻帶內(nèi)，移相RMS誤差均小于等于2.5°，最大幅度RMS誤差為1.25 dB，各自隨頻率變化如圖9(c)所示。圖9(d)至圖9(e)所示為移相器在64種工作狀態(tài)下的輸入、輸出端口回波損耗。

表1所示為筆者設計的移相器與幾種硅基移相器[7，10，12-13，15]主要性能及版圖面積對比。

表1 移相器對比

4 結(jié)束語

基于0.18 μm SiGe BiCMOS工藝，筆者設計了一款工作于X波段的6位數(shù)控移相器，這是一款采用深阱MOS管做支路內(nèi)嵌開關的網(wǎng)絡切換型移相器，電路設計緊湊。其中針對90°移相單元進行了優(yōu)化設計，提高單元移相精度及電路集成度。在8.3～12.0 GHz的工作頻帶內(nèi)，所制移相器64種狀態(tài)的插入損耗均小于-16.7 dB，移相均方根誤差均小于等于2.5°，幅度均方根誤差均小于等于1.25 dB。該移相器適用于相控陣系統(tǒng)。