國產(chǎn)EDA：善用技術(shù)創(chuàng)新，走差異化發(fā)展道路

謝仲輝

隨著異構(gòu)計算、人工智能、大數(shù)據(jù)、云計算、區(qū)塊鏈等新興技術(shù)不斷迸發(fā)創(chuàng)新活力，帶動了以半導(dǎo)體產(chǎn)業(yè)為代表的數(shù)字技術(shù)強勢崛起。作為產(chǎn)業(yè)的底層關(guān)鍵技術(shù)，EDA自始至終連接和貫穿著芯片與科技應(yīng)用的發(fā)展，也獲得了更加廣闊的發(fā)展機遇。

1 EDA新形勢和國產(chǎn)EDA新機遇

在后摩爾定律時代，制程工藝逼近極限，為了達成系統(tǒng)、應(yīng)用對芯片的要求，將促使大家從系統(tǒng)設(shè)計角度出發(fā)，通過系統(tǒng)、架構(gòu)的創(chuàng)新，以應(yīng)用導(dǎo)向驅(qū)動芯片設(shè)計，實現(xiàn)對系統(tǒng)能力的提升，降低對先進工藝的依賴。這其中，通過借助先進的數(shù)字前端EDA工具，可以加速芯片設(shè)計中的算法創(chuàng)新和架構(gòu)創(chuàng)新，從而賦能系統(tǒng)級應(yīng)用創(chuàng)新，某種程度上可以彌補芯片制程工藝落后帶來的影響，擺脫對傳統(tǒng)工藝的依賴和限制，降低芯片供應(yīng)鏈的風(fēng)險。

系統(tǒng)集成和異構(gòu)計算也將推動EDA工具進行新的變革。從應(yīng)用系統(tǒng)出發(fā)，芯片的定義、設(shè)計和驗證也必須考慮多顆芯片之間的協(xié)同，并有效處理子系統(tǒng)之間的連接和分工。比如Chiplet就包含了很多EDA相關(guān)的新技術(shù)，其中跟制造相關(guān)的包括封裝里面功耗分析、散熱分析等；在驗證技術(shù)和工具方面，實際上已經(jīng)成為Chiplet發(fā)展的瓶頸。因為Chiplet目前還以單一公司完成全系統(tǒng)為主，但未來多廠商合作的新型Chiplet模式會把傳統(tǒng)SoC流程打破，這就要求在IP建模、互連架構(gòu)分析、系統(tǒng)功能驗證、功耗驗證等方面提出新的模式，而不僅僅是解決了制造問題就能實現(xiàn)全新的Chiplet產(chǎn)業(yè)結(jié)構(gòu)。

這種通過異構(gòu)、多芯粒、多模塊系統(tǒng)集成的方式，也體現(xiàn)了從系統(tǒng)設(shè)計角度出發(fā)去定義和設(shè)計芯片的理念。半導(dǎo)體設(shè)計產(chǎn)業(yè)開始不僅是通過工藝的提升，而是更多考慮系統(tǒng)、架構(gòu)、軟硬件協(xié)同等，從系統(tǒng)應(yīng)用來導(dǎo)向、從應(yīng)用來導(dǎo)向去驅(qū)動芯片設(shè)計，讓用戶得到更好的體驗。

與此同時，系統(tǒng)級公司入場對EDA工具和方法學(xué)帶來全新挑戰(zhàn)，因為傳統(tǒng)芯片設(shè)計思路與系統(tǒng)級軟硬件是兩個分開的環(huán)節(jié)，各自有自己的語言和技術(shù)體系，需要跨領(lǐng)域的架構(gòu)工程師團隊緊密合作，基于多種工具平臺分解需求和向下映射。EDA工具作為貫穿從芯片到系統(tǒng)的技術(shù)，必須讓系統(tǒng)工程師和軟件工程師都能參與到芯片設(shè)計中來，來解決設(shè)計難、人才少、設(shè)計周期長、設(shè)計成本高企的問題，用智能化的工具和服務(wù)化的平臺縮短從芯片需求到系統(tǒng)應(yīng)用創(chuàng)新的周期，降低復(fù)雜芯片的設(shè)計和驗證難度，賦能電子系統(tǒng)創(chuàng)新。

另一方面，受益于新興產(chǎn)業(yè)需求增長、科創(chuàng)板等政策支持因素、以及國內(nèi)國際雙循環(huán)的提出，中國半導(dǎo)體產(chǎn)業(yè)自主發(fā)展進入了迅速成長期。比如越來越多的本土IC設(shè)計公司，希望能有國產(chǎn)方案支持他們，以確保供應(yīng)鏈安全；也會一定程度開放數(shù)據(jù)，幫助持續(xù)打磨、迭代產(chǎn)品，創(chuàng)造了有利的產(chǎn)業(yè)生態(tài)環(huán)境。類似芯華章這樣的國產(chǎn)新銳企業(yè)，能夠更快速、便捷響應(yīng)本地用戶需求，也能提供更貼近本地市場需求的客制化服務(wù)。

目前海外巨頭的產(chǎn)品其實也存在一些短板，比如工具的相對碎片化，巨頭們的許多工具是通過收購得到的，所以在融合度上存在局限；以及自EDA軟件誕生的過去30年間，技術(shù)的發(fā)展和市場需求已產(chǎn)生了極大的變化，傳統(tǒng)的EDA工具基于以往的數(shù)據(jù)結(jié)構(gòu)和計算結(jié)構(gòu)，在多年的發(fā)展中有著很重的技術(shù)包袱，很難適配新的軟硬件框架，在融合前沿技術(shù)的優(yōu)化效果方面非常有限。

因此，國內(nèi)EDA廠商有很多機會打破國際巨頭公司的壟斷格局。我們認(rèn)為，中國EDA公司要走出自己的成功道路，有三個關(guān)鍵，廣積糧、高筑墻、緩稱王，也對應(yīng)著芯華章“高起點”、“厚積累”、“求創(chuàng)新”的發(fā)展戰(zhàn)略。我們可以用最新的架構(gòu)去做產(chǎn)品，不受兼容和移植之縛；核心技術(shù)人才的知識累積，是高科技行業(yè)成功的基礎(chǔ)；依樣畫葫蘆很難實現(xiàn)超越，必須在累積的基礎(chǔ)上不斷探索創(chuàng)新。

特別的，隨著芯片工藝節(jié)點的不斷演進，復(fù)雜度不斷提升，如何提高驗證效率，降低EDA工具使用門檻，一直是行業(yè)關(guān)注的重要發(fā)展方向。針對行業(yè)痛點，芯華章以終為始，創(chuàng)見性地提出了面向未來的EDA 2.0概念。EDA 2.0的核心內(nèi)容就是在開放和標(biāo)準(zhǔn)化的前提下，將過去的設(shè)計經(jīng)驗和數(shù)據(jù)吸收到全流程EDA工具及模型中，帶動EDA向智能化發(fā)展，形成從系統(tǒng)需求到芯片設(shè)計、驗證的自動化流程。

2 聚焦芯片驗證

一個芯片研發(fā)項目當(dāng)中，驗證工作量通常占據(jù)過半，并且決定了芯片的成敗與質(zhì)量。以7 nm的GPU SOC為例，接近7成的投入是在數(shù)字前端設(shè)計。芯片驗證工具開發(fā)難度大，覆蓋面廣，卻決定了芯片的成敗與質(zhì)量。中國自研EDA公司目前僅擁有部分點工具，數(shù)字驗證領(lǐng)域仍是空白。芯華章瞄準(zhǔn)國內(nèi)技術(shù)空白，市場容量最大，芯片設(shè)計成本占比最高的數(shù)字集成電路前端設(shè)計與驗證領(lǐng)域，致力于填補中國EDA驗證空白。目前，芯華章已取得專利授權(quán)25件，打造出具備平臺化、智能化、云化底層構(gòu)架的解決方案，成功發(fā)布5款具備自主知識產(chǎn)權(quán)的數(shù)字驗證EDA產(chǎn)品。

這些產(chǎn)品都已達到對應(yīng)領(lǐng)域的主流商業(yè)水平，甚至在部分性能指標(biāo)上已達到或超過國際先進水平，是我們從0到1打造的，基于全新統(tǒng)一的底層框架，應(yīng)用新的驗證方法學(xué)，并且具備自主知識產(chǎn)權(quán)的EDA工具。比如，傳統(tǒng)的仿真器只能在Intel的X86服務(wù)器上運行，但芯華章的仿真器就能無縫移植到不同的處理器上，還有很多類似的創(chuàng)新都在芯華章的產(chǎn)品中得以體現(xiàn)。芯華章發(fā)布的數(shù)字調(diào)試產(chǎn)品昭曉Fusion Debug，采用完全自研的高性能數(shù)字波形格式，與主流商業(yè)波形格式相比，讀寫速度快至3倍。

除了具體的產(chǎn)品性能優(yōu)勢，芯華章的差異化競爭優(yōu)勢體現(xiàn)在以下三個方面：

2.1 產(chǎn)業(yè)對驗證方法學(xué)提出更高的要求。隨著芯片工藝節(jié)點的不斷演進，復(fù)雜度不斷提升，隨之而來的是芯片設(shè)計成本的巨大提升。所有芯片設(shè)計公司，包括新進的系統(tǒng)公司，都希望通過更充分的驗證，降低投片風(fēng)險與流片成本。大家不滿足于只是生產(chǎn)“合格、可用”的芯片，而是希望結(jié)合應(yīng)用場景，滿足最終的電子系統(tǒng)需求，真正賦能產(chǎn)品的用戶體驗，因此對集成電路設(shè)計產(chǎn)業(yè)提出更高的要求，迫切需要建立起能夠覆蓋從芯片級別到最終系統(tǒng)級別的驗證方法學(xué)，提升芯片及電子系統(tǒng)的性能表現(xiàn)。

2.2 老師傅輕裝上陣，更高的起點，發(fā)揮空間更大。高科技行業(yè)，最重要的還是知識的積累。芯華章對比傳統(tǒng)國際EDA公司的一大優(yōu)勢在于我們的核心研發(fā)團隊在行業(yè)里多年研發(fā)經(jīng)驗的積累，我們非常了解成功的路徑以及哪里會有坑，因此能夠?qū)DA和前沿技術(shù)深度融合，以新一代EDA產(chǎn)品換道超車。比如芯華章基于全新的底層架構(gòu)進行自主研發(fā)的智V驗證平臺，具備協(xié)同、易用、高效三大優(yōu)勢，能讓工具帶來1+1>2的驗證效益，有效地解決產(chǎn)業(yè)正面臨的兼容性挑戰(zhàn)，以及數(shù)據(jù)碎片化導(dǎo)致的驗證效率挑戰(zhàn)。

2.3 貼近本地客戶需求快速迭代創(chuàng)新。我們作為中國本土的EDA供應(yīng)商，其中一個優(yōu)勢是和客戶距離很近，能夠更好地以客戶為導(dǎo)向、以終為始來考慮，指導(dǎo)我們的研發(fā)和生態(tài)搭建，更及時地貼近市場需求進行快速迭代與創(chuàng)新。我們的理念就是與客戶協(xié)同作戰(zhàn)，通過技術(shù)創(chuàng)新賦能客戶，而客戶的成長也會為芯華章的發(fā)展帶來更大機遇。得益于成熟、扎實的一線團隊所積累的深厚服務(wù)經(jīng)驗，芯華章很快建立了同客戶的深厚互信。截至目前，芯華章基本建立了完整的數(shù)字驗證全流程服務(wù)，并得到中科院半導(dǎo)體所、燧原科技、芯來、鯤云等數(shù)十家一眾業(yè)內(nèi)知名企業(yè)實際項目采用。