程進 季承 劉俊
(中國電子科技集團公司第十四研究所 江蘇省南京市 210039)
寬帶數(shù)字波束形成是寬帶數(shù)字陣列雷達的關(guān)鍵技術(shù)之一,該技術(shù)可以解決寬帶數(shù)字陣列的孔經(jīng)渡越問題,保證數(shù)字波束主、副瓣性能,從而提高雷達的探測、距離分辨率及目標(biāo)識別性能[1-2]。與傳統(tǒng)的窄帶DBF 系統(tǒng)不同,寬帶DBF 系統(tǒng)在使用數(shù)字時延濾波器解決孔徑渡越問題的同時,F(xiàn)PGA 資源消耗也成幾十倍增長,給工程實現(xiàn)帶來不小的困難。
關(guān)于寬帶DBF 工程實現(xiàn)研究的文獻很多,但均注重基本功能實現(xiàn),或者通過增加陣列前端處理來減少后端壓力,對于大規(guī)模寬帶數(shù)字陣列,存在設(shè)備量偏大、成本高的問題[3]。在文獻4、5 給出了一種基于子陣劃分的寬帶波束形成方法,可以很好解決大規(guī)模陣列寬帶DBF 實現(xiàn)難題,然而該方法基于傳統(tǒng)的模擬子陣劃分方法,波束掃描角度范圍存在一定局限性,無法滿足寬帶DBF 應(yīng)用的通用性。
為了解決大規(guī)模寬帶DBF 工程實現(xiàn)難題,本文首先研究寬帶數(shù)字波束形成基本原理,并對工程應(yīng)用問題進行仿真分析,給出了一種基于動態(tài)子陣劃分的寬帶數(shù)字波束形成方法,該方法能根據(jù)波束指向的變化,動態(tài)的選擇相應(yīng)的通道進行子陣合成,且波束性能不受指向角度范圍影響。該方法易于工程實現(xiàn),且FPGA 時延濾波器的資源消耗不隨輸入通道的增加而增加。
考慮N 個陣元,間距為d 的均勻直線陣列,被調(diào)制的寬帶脈沖信號數(shù)學(xué)表達式為:
其中,f0為載頻,T為脈沖寬度,x(t)調(diào)制信號,
零中頻接收處理后得到寬帶基帶信號為:
信號從空間遠場入射到均勻直線陣列上,以第一個陣元作為參考,可得第k個陣元相對于第一個陣元的時延為
其中,θ0為空間信號的入射方向偏離陣列法線方向夾角,c為電磁波在真空中傳播的速度。
第1 個陣元接收信號表達式為(2),則第k個陣元接收信號為:
其中,τk為k號陣元接收信號相對于第1 個陣元接收信號的延時,則其對應(yīng)的基帶信號為:
由(5)式可得,通過先對第k通道基帶信號進行移相2πf0τk,再延時補償τk,便可以實現(xiàn)所有陣元基帶信號對齊累加,使波束主瓣方向?qū)势谕较颉?/p>
在工程實現(xiàn)過程中,信號移相與窄帶數(shù)字波束形成實現(xiàn)一致,而延時補償則需通過數(shù)字時延濾波器來實現(xiàn),設(shè)信號采樣間隔為Ts,由(3)式,延時τk可表示為:
其中,round(x)表示對x進行四舍五入取整,l為小數(shù)采樣周期時延,-0.5< l ≤0.5。
基于分數(shù)延時的寬帶數(shù)字多波束形成實現(xiàn)結(jié)構(gòu)如圖1所示,寬帶信號經(jīng)過陣列前端處理(AD 采樣、通道均衡等)后,通過高速光纖送至DBF 系統(tǒng)形成多個寬帶波束。通常,寬帶DBF 系統(tǒng)由多片F(xiàn)PGA 構(gòu)建實現(xiàn),需要同時形成多個寬帶波束,而寬帶信號帶寬高,需要高時鐘頻率進行采樣,一般達到200 Mhz 以上,F(xiàn)PGA 內(nèi)部的乘法器資源很難再進行復(fù)用,1 個寬帶波束形成均需要獨立的處理資源[7]。其中,數(shù)字移相只需要一次復(fù)乘即可完成,整數(shù)延遲通過D 觸發(fā)器實現(xiàn),而分數(shù)延時濾波器則需要消耗大量的乘法器資源。因此,如何使系統(tǒng)形成更多的波束,分數(shù)延時算法及濾波器階數(shù)的選取顯得至關(guān)重要。
圖1:基于分數(shù)延時的寬帶數(shù)字多波束形成實現(xiàn)結(jié)構(gòu)
設(shè)計分數(shù)延時濾波器的過程即為選擇一數(shù)字濾波器,使其沖激響應(yīng)逼近hid(n)或頻率特性逼近Hid(ejw):
目前常用的分數(shù)時延實現(xiàn)方法主要有插值法、理想沖激響應(yīng)加窗法、最大平坦準則逼近法、最小二乘法、等紋波法和基于Farrow 結(jié)構(gòu)的可變分數(shù)延時法等。對于寬帶DBF 系統(tǒng),由于陣元數(shù)眾多,濾波器階數(shù)越多,系統(tǒng)資源消耗就越
大,系統(tǒng)實現(xiàn)就越困難。
因此,需要對不同階數(shù)濾波器的延時性能的進行分析,選取合適的濾波器階數(shù)能同時兼顧工程實現(xiàn)和系統(tǒng)性能,下面分別對兩種濾波器階數(shù)(16 階,32 階)的分數(shù)延時性能進行仿真分析,分數(shù)延時算法采用理想沖激響應(yīng)加窗法,如圖2所示,這兩種濾波器均有不錯的幅頻、群延時特性,隨著濾波器階數(shù)的增加,性能也會越來越好,當(dāng)然也帶來系統(tǒng)資源消耗的成倍增長。
圖2:不同階數(shù)分數(shù)延時濾波器的幅頻、群延時特性
對于大型數(shù)字陣列,每個陣列通道均采用分數(shù)時延濾波來實現(xiàn)精確數(shù)字延時,不論系統(tǒng)使用何種延時算法,F(xiàn)PGA資源消耗都非常巨大,系統(tǒng)設(shè)備量較窄帶DBF 成數(shù)倍增長。又由以上仿真,為了保證系統(tǒng)的幅頻和群延時特性,濾波器的階數(shù)很難進一步優(yōu)化和降低。因此,本文下面將研究一種動態(tài)劃分子陣的方法實現(xiàn)寬帶多波束形成,提高其工程可實現(xiàn)性。
基于動態(tài)子陣劃分的寬帶DBF 處理架構(gòu)如圖3所示,寬帶AD 數(shù)據(jù)經(jīng)過下變頻和均衡處理后,通過高速光纖送寬帶DBF 系統(tǒng)后,DBF 依據(jù)要形成的多波束指向,分別進行數(shù)字移相和整數(shù)延遲后,再依據(jù)相關(guān)準則,將相關(guān)通道先子陣合成,然后在進行分數(shù)階數(shù)字延時。最終,再將所有的子陣進行合成,形成系統(tǒng)需要的波束。
圖3:基于動態(tài)子陣劃分的寬帶DBF 處理架構(gòu)
與常規(guī)處理方法不同,沒有在每個陣列通道中均進行數(shù)字移相、整數(shù)延時以及分數(shù)延時,本文通過優(yōu)化實現(xiàn)結(jié)構(gòu),陣列采用陣元級移相、整數(shù)時延和子陣級分數(shù)時延相結(jié)合的方式完成整個陣列天線的波束形成。采用該結(jié)構(gòu),可以大大減少分數(shù)延時濾器的個數(shù),從而大幅減少FPGA 資源消耗,降低系統(tǒng)應(yīng)用成本,明顯提高工程可實現(xiàn)性。更為重要的是,系統(tǒng)通過動態(tài)的子陣劃分,不僅可以抵消孔徑渡越時間,獲得較寬的瞬時信號帶寬,而且系統(tǒng)性能可以不太受影響。
寬帶DBF 系統(tǒng)實現(xiàn)瓶頸主要在采用何種濾波算法及花費多大代價來實現(xiàn)小數(shù)采樣周期時延,因此,需要對整個陣列的小數(shù)采樣周期時延特性進行詳細分析,才能實現(xiàn)處理架構(gòu)的優(yōu)化,達到系統(tǒng)性能與FPGA 資源消耗之間平衡。
由式(6)可知,小數(shù)采樣周期時延的變化范圍在(-0.5,0.5],通過仿真可知,l隨陣列單元呈周期性變化,周期大小與波束指問偏離陣列法向的程度相關(guān),當(dāng)波束指向偏離法向較近時,周期變化相對較慢,當(dāng)波束指問偏離法向較遠時,周期變化相對較快。如圖4所示,波束指向分別為 5 度、55 度時,分數(shù)時延的變化規(guī)律。
圖4:小數(shù)采樣周期時延特性分析
對于整個陣列而言,每個陣列通道經(jīng)過數(shù)字移相、整數(shù)時延后,相鄰陣元的延時比較接近,而經(jīng)過一定數(shù)量的陣元周期后,陣列延時又幾乎相等。因此,將相鄰陣元進行子陣合成,或者根據(jù)陣元變化的周期性,將延時幾乎相等的陣列進行子陣合成,然后再進行分數(shù)時延濾波,可以大幅減少分數(shù)時延濾波器的使用,從而降低FPGA 資源消耗。
與傳統(tǒng)意義上的相控陣雷達劃分子陣有所不同,本方法只在分數(shù)時延濾波器前進行子陣劃分,整個陣列前端依然是陣元級數(shù)字化處理方式。但是,由于對分數(shù)時延進行了近似處理,當(dāng)子陣劃分方法和子陣劃分數(shù)量不同時,系統(tǒng)寬帶波束性能同樣會有明顯的性能差異,主要體現(xiàn)在波束最高旁瓣、主瓣寬度、低副瓣加權(quán)性能等方面。本文分別從下面兩種子陣劃分方式進行相關(guān)研究。
3.3.1 相連陣元的子陣劃分
相連陣元的子陣劃分方法有很多,例如規(guī)則劃分和不規(guī)則劃分,規(guī)則劃分又可以分為規(guī)則不重疊子陣劃分和規(guī)則重疊子陣劃分,不規(guī)則劃分同樣也可以分為不規(guī)則不重疊子陣劃分和不規(guī)則重疊子陣劃分。
由于對相連陣元的分數(shù)延時進行了近似處理,子陣內(nèi)陣元信號包絡(luò)并沒有完全對齊,該方法會對系統(tǒng)性能帶來一定損失,導(dǎo)致天線方向圖出現(xiàn)柵瓣、副瓣零深變淺等問題。當(dāng)子陣數(shù)較多時,子陣級的波束形成性能與未劃分子陣的情況比較接近,但此時的分數(shù)延時濾波器仍較多;當(dāng)子陣數(shù)較少時,雖然分數(shù)延時濾波器數(shù)量減少了很多倍,但波束形成效果較差。
相連陣元子陣劃分法在波束指問偏離陣列法向較近時,采用對稱子陣分布劃分法可以取得不錯的性能;但當(dāng)波束指問偏離法向較遠時,由圖 5 可知,相鄰陣元間延時差變大,無法再近似處理,此時,該方法方向圖會惡化嚴重,工程實現(xiàn)存在局限性。
圖5:不同精度時延濾波器的幅頻、群延時特性
3.3.2 動態(tài)周期性子陣劃分
為了解決上述問題,需要研究一種動態(tài)的子陣劃分方法,解決方向圖性能隨波束掃描角度偏離法向帶來的惡化問題,同時子陣劃分數(shù)量不宜過多且易于工程實現(xiàn)。
在工程實現(xiàn)過程中,對于小數(shù)采樣周期時延,需要進行保留幾位小數(shù)和量化處理,保留小數(shù)位數(shù)越多,則表示分數(shù)延時的精度就越高,由以下仿真可知:小數(shù)采樣周期時延分別取[0.36,0.37,0.38,0.39,0.40,0.41,0.42,0.43,0.44]時,濾器的幅頻特性幾乎是一致的,而群延時特性與小數(shù)采樣周期時延的量化精度相關(guān),相差0.01。
因此,濾波器的幅頻和群延時特性對小數(shù)采樣周期時延量化精度并不敏感,當(dāng)小數(shù)采樣周期時延量化精度只保留一位小數(shù)時,它的取值只有[-0.5,-0.4,-0.3,-0.2,-0.1,0,0.1,0.2,0.3,0.4,0.5],共 11 種。此時,不論陣列的輸入規(guī)模和掃描角度如何變化,系統(tǒng)對應(yīng)的分數(shù)時延濾波器系數(shù)可以簡化到只有11 種。
通過以上分析,系統(tǒng)的子陣劃分準則可以依據(jù)每個陣元的小數(shù)采樣周期時延保留1 位小數(shù)量化值來進行,此時對應(yīng)整個陣列,子陣數(shù)量只有11 個。采用該方法,無論波束指向和輸入陣元數(shù)量如何變化,都可以將相鄰單元和時延周期變化的陣元合成子陣。對于 FPGA 實現(xiàn),只需要通過if-else語句對陣元的小數(shù)采樣周期時延值進行判別,送對應(yīng)的子陣進行合成即可。此外,當(dāng)FPGA 輸入通道固定后,隨著波束指向的變化,單個子陣內(nèi)合成通道呈動態(tài)變化的。
通過仿真對動態(tài)子陣劃分的波束合成性能進行驗證,仿真條件如下:均勻線陣,陣元數(shù)128,信號為寬帶線性調(diào)頻信號,載波頻率f0等于1.1 GHz,信號帶寬200 MHz,時寬200 us,基帶采樣頻率 250 MHz,陣元間距為信號最高頻率對應(yīng)波長的一半,分數(shù)時延濾波算法采用理想沖激響應(yīng)加窗法,濾波器的階數(shù)選擇16 階,幅度權(quán)為均勻權(quán)。
如圖6所示,方向圖波束指向分別為 5°、60°,其中藍色為理想延時處理結(jié)果,綠色為采用陣元級分數(shù)延時濾波器處理結(jié)果,紅色為子陣級分數(shù)延時濾波器處理結(jié)果,由圖可知,除遠區(qū)極少幾個副瓣略有抬高外,動態(tài)子陣級與陣元級方向圖性能基本一致,但是,處理資源卻比陣元級節(jié)省達90%以上。
圖6:波束指向5°、60°的方向圖
以其中一個子陣合成為例,分析子陣合成的動態(tài)性,當(dāng)波束指向為5°時,參與合成的通道為[17~17,117~127];當(dāng)波束指向為60°時,參與合成的通道為[2,13,24,35,46,47,57,58,69,30,91,102,113,124],由此可知,隨著掃描角度的變化,本方法可以動態(tài)選擇通道進行子陣合成,從而保證掃描角變大時天線方向圖的性能。
本文給出一種基于動態(tài)子陣劃分的寬帶DBF處理系統(tǒng),該系統(tǒng)在陣元級對寬帶數(shù)據(jù)進行數(shù)字移相和整數(shù)延時,通過小數(shù)采樣周期時延量化值動態(tài)分配相關(guān)通道數(shù)據(jù)進行子陣合成,然后在子陣級進行分數(shù)時延濾波處理,最終合成系統(tǒng)所需波束。仿真結(jié)果表明,動態(tài)子陣級的處理性能與陣元級基本相當(dāng),但是,處理資源卻比陣元級節(jié)省達90%以上,且波束掃描范圍不受傳統(tǒng)子陣合成方法的限制,并具備陣元級數(shù)字陣掃描的靈活性。對于大規(guī)模寬帶數(shù)字陣列,采用該方法可以解決設(shè)備量偏大、成本高的問題,大幅降低工程實現(xiàn)難度。