管式PECVD工藝參數(shù)對(duì)晶硅電池邊緣漏電影響

楊廣偉 王貴梅 張志敏 劉苗 許志衛(wèi)

（晶澳太陽(yáng)能有限公司，河北邢臺(tái) 055550）

0.引言

電性參數(shù)作為衡量晶硅電池性能的主要因素之一受到廣泛關(guān)注。其中并聯(lián)電阻主要與晶體硅材料質(zhì)量和太陽(yáng)電池制造過(guò)程中引入的缺陷和雜質(zhì)有關(guān)；而漏電主要來(lái)自4部分：（1）太陽(yáng)電池周邊擴(kuò)散p-n結(jié)時(shí)引入的磷而導(dǎo)致p-n結(jié)完全或部分的短路；（2）非理想的p-n結(jié)或p-n結(jié)內(nèi)部不完善部分的漏電短路；（3）襯底和薄膜層及p-n結(jié)之間的部分漏電；（4）多晶體或薄膜的晶體界面的部分漏電[1]。

晶體硅電池邊緣漏電一般與邊緣PN結(jié)未去除干凈或者邊緣漿料沾污導(dǎo)致上下電極短路有關(guān)，產(chǎn)業(yè)化晶硅電池制造過(guò)程中，去除邊緣PN結(jié)有等離子干法刻蝕和化學(xué)濕法刻蝕兩種方式，其中化學(xué)濕法刻蝕又分為酸拋和堿拋兩種工藝路線。通常情況下導(dǎo)致晶硅太陽(yáng)電池邊緣漏電的原因有：（1）等離子干法刻蝕中硅片會(huì)堆疊放置，由于硅片放置不整齊或者等離子體分布不均勻等會(huì)造成邊緣刻蝕不足從而產(chǎn)生邊緣漏電電池片。（2）化學(xué)濕法刻蝕由于腐蝕藥液配比、液位水平等原因也會(huì)導(dǎo)致刻蝕不足產(chǎn)生邊緣漏電電池片[2-4]。（3）印刷電極環(huán)節(jié)，操作不當(dāng)或者臺(tái)面污染等原因會(huì)導(dǎo)致漿料粘附在電池邊緣，形成局部短路，產(chǎn)生邊緣漏電電池片[5]。

然而在生產(chǎn)過(guò)程中除了以上原因之外，不同的鍍膜方式對(duì)硅片邊緣漏電影響也非常大，在相同去除邊緣PN結(jié)和印刷線設(shè)備情況下，我們發(fā)現(xiàn)管式PECVD較板式PECVD產(chǎn)生邊緣漏電的比例要高，本文通過(guò)對(duì)管式PECVD工藝研究，優(yōu)化管式PECVD工藝參數(shù)，達(dá)到降低邊緣漏電電池片比例的效果，提升電池品質(zhì)。

1.試驗(yàn)設(shè)計(jì)

1.1 試驗(yàn)儀器

原料硅片采用松宮電子材料有限公司生產(chǎn)的p型多晶硅片，尺寸為156mm×156mm，厚度為（180±10）μm，電阻率為1Ω.cm～3Ω.cm，試驗(yàn)所用原料硅片均切割于同一鑄錠硅。電池性能參數(shù)采用Halm檢測(cè)系統(tǒng)測(cè)試，熱成像測(cè)試采用Fluke公司的Ti55FT紅外熱像儀。板式鍍膜設(shè)備為德國(guó)SINA，管式鍍膜設(shè)備為德國(guó)Centrotherm。

1.2 試驗(yàn)設(shè)計(jì)

本文多晶P型電池生產(chǎn)工藝如圖1所示。其中PECVD分為板式鍍膜和管式鍍膜。

圖1 多晶電池片生產(chǎn)工藝

2.結(jié)果與討論

2.1 不同鍍膜方式試驗(yàn)結(jié)果

取相同原料片，按照?qǐng)D1所示工藝路線，固定相同制絨、擴(kuò)散、等離子刻蝕及印刷燒結(jié)與檢測(cè)線別，經(jīng)過(guò)不同PECVD沉積方式各2000片，鍍膜方式及關(guān)鍵工藝條件如表1所示。

表1 鍍膜方式及工藝條件

Halm檢測(cè)系統(tǒng)中，會(huì)測(cè)試出漏電值和并聯(lián)電阻值[6-7]。產(chǎn)線中，我們將漏電值大于1A或者并聯(lián)電阻值小于12Ω的電池片挑出降級(jí)處理，用熱成像測(cè)試挑選出的降級(jí)品，鎖定漏電位置為邊緣位置如圖2所示。

圖2 邊緣漏電熱成像

兩種鍍膜方式產(chǎn)生邊緣漏電降級(jí)比例如表2所示。

表2 邊緣漏電比例對(duì)比

管式PECVD鍍膜電池邊緣漏電比例遠(yuǎn)高于板式PECVD，管式PECVD并聯(lián)電阻值較板式偏低，并阻電阻對(duì)比如圖3所示。管式PECVD并阻值偏低的原因可能是兩種鍍膜方式的原理差異導(dǎo)致，板式PECVD由于等離子體與樣品區(qū)分離，襯底不會(huì)受等離子體轟擊，不會(huì)造成表面損傷，表面少子壽命不受影響；管式PECVD表面轟擊作用致使表面損傷嚴(yán)重，形成更多的表面缺陷，使表面復(fù)合速率提高[8]。硅片邊緣位置較表面位置相比，可能存在尖端放電效應(yīng)，從而轟擊影響更為明顯，因此表現(xiàn)為邊緣位置漏電比例高。

圖3 并聯(lián)電阻對(duì)比

根據(jù)以上試驗(yàn)結(jié)果，設(shè)計(jì)試驗(yàn)，驗(yàn)證管式PECVD工藝參數(shù)中功率、脈沖比、溫度對(duì)并阻和漏電值影響。

2.2 管式PECVD功率/脈沖比/溫度對(duì)并阻和漏電值影響

太陽(yáng)能電池并聯(lián)電阻越大越好，漏電流越小越好，以并聯(lián)電阻和漏電流為觀測(cè)變量，以管式PECVD工藝參數(shù)中功率、脈沖比、溫度為因子，設(shè)計(jì)試驗(yàn)并對(duì)試驗(yàn)結(jié)果進(jìn)行分析，分析結(jié)果如圖4所示，功率在6500W，溫度在400℃，脈沖比為3:27時(shí)可以得到較高的并聯(lián)電阻值和較低的漏電流值。

圖4 試驗(yàn)驗(yàn)證結(jié)果

2.3 管式PECVD工藝優(yōu)化后并阻/漏電

優(yōu)化工藝前后并阻對(duì)比如圖5所示，優(yōu)化工藝后，產(chǎn)線未再產(chǎn)生邊緣漏電電池。

圖5 工藝優(yōu)化前后并阻/漏電對(duì)比

3.結(jié)語(yǔ)

管式PECVD較板式PECVD相比，并阻值偏低，出現(xiàn)邊緣漏電電池比例偏高，本文經(jīng)過(guò)試驗(yàn)驗(yàn)證，對(duì)管式PECVD工藝參數(shù)中的功率、脈沖比、溫度參數(shù)進(jìn)行優(yōu)化，降低溫度可以減少邊緣漏電電池片數(shù)量，在功率為6500W，溫度為400℃，脈沖比為3:27時(shí)，得到最優(yōu)的并阻和漏電值，為減少管式PECVD產(chǎn)生邊緣漏電電池片提供了調(diào)試方向。