基于千兆以太網(wǎng)的多節(jié)點數(shù)據(jù)采集系統(tǒng)

陳 航，嚴 帥，薛偉釗，趙曉陽，張會新

(1.中北大學，儀器科學與動態(tài)測試教育部重點實驗室，山西太原 030051；2.北京宇航系統(tǒng)工程研究所，北京 100076)

0 引言

在大規(guī)模測試系統(tǒng)中，經(jīng)常要對多個節(jié)點的物理量實現(xiàn)精確采集，例如溫度、大氣壓強、濕度等[1-3]。以往的測試現(xiàn)場在對傳感器的模擬量進行測量時，大都采用端對端直接連線的方式。模擬量直接在電纜中傳輸，容易受到周圍環(huán)境的干擾，造成采集端信號與測點端模擬量數(shù)值產(chǎn)生較大誤差。為了解決傳輸電纜長短不同、信號易受到周圍環(huán)境干擾的問題，設計了以千兆以太網(wǎng)和RS485總線為通信方式的數(shù)據(jù)采集系統(tǒng)[4-5]。該系統(tǒng)將需要采集的模擬量在測點端進行數(shù)字化，再將數(shù)字信號通過RS485總線傳輸至節(jié)點控制中心，最后通過以太網(wǎng)傳至電腦端。相比傳統(tǒng)的測試系統(tǒng)，提高了數(shù)據(jù)采集精度，增加了節(jié)點數(shù)量，實現(xiàn)了自動化測試。

1 系統(tǒng)整體設計

多節(jié)點數(shù)據(jù)采集系統(tǒng)主要由以下4部分組成，20個采集節(jié)點、RS485總線、節(jié)點控制中心、上位機等，系統(tǒng)整體設計如圖1所示。采集節(jié)點主要功能是對前端的模擬量進行高精度數(shù)據(jù)采集，然后通過RS485總線傳輸至節(jié)點控制中心。節(jié)點控制中心主要功能是實現(xiàn)對上位機端下發(fā)的命令信息進行解析并傳給各采集節(jié)點，同時還負責將接收的各節(jié)點數(shù)據(jù)打包傳給上位機。上位機的功能是實現(xiàn)命令下發(fā)與節(jié)點數(shù)據(jù)接收。

采集節(jié)點作為系統(tǒng)前端數(shù)字化單元，采用了模塊化設計，可根據(jù)實際測點多少調(diào)配采集節(jié)點電路板的使用數(shù)量，在投入使用時只用下載程序配置其節(jié)點序號即可。采集節(jié)點電路主要包括FPGA主控、A/D模數(shù)轉(zhuǎn)換、RS485總線控制芯片等，原理設計如圖2所示。

2 系統(tǒng)硬件設計

2.1 千兆以太網(wǎng)接口電路設計

在復雜大型測試系統(tǒng)設計中，模塊化和系統(tǒng)自動化測試越來越被設計者重視，各模塊之間的通信設計也隨之成為要重點考慮的內(nèi)容。通信接口分為串行和并行，串行接口常用的有RS232、RS485、USB、LVDS、以太網(wǎng)等，并行接口常用的有PCI、PCIE等?？紤]到PC端常用的接口，最終選擇千兆以太網(wǎng)和電路板進行通信。

以太網(wǎng)物理層選擇88E1111來實現(xiàn)，它支持GMII、TBI、RGMII、RTBI、SGMII等接口，支持十兆、百兆、千兆網(wǎng)絡自協(xié)商，芯片內(nèi)核供電電壓為1 V或1.2 V，其他部分供電電壓為2.5 V，運行時的功率僅為0.75 W，同時還集成了MDIO管理接口，方便用戶讀取芯片工作狀態(tài)和重新配置芯片內(nèi)部寄存器[6-7]。FPGA與88E1111之間的通信選用常見的GMII模式，如圖3所示。

在進行千兆以太網(wǎng)數(shù)據(jù)傳輸時，88E1111首先要進行正確的硬件配置，一共有7個配置管腳CONFIG0～CONFIG6，CONFIG4和CONFIG5最低位決定HWCFG_MODE[3∶0]為1111，即GMII模式。具體的引腳連接如表1所示。

表1 88E1111芯片引腳配置表

2.2 采集節(jié)點電路設計

采集節(jié)點的功能是對前端模擬量完成數(shù)字量化，同時還需要考慮惡劣的工作環(huán)境影響，如高溫、復雜的電磁環(huán)境等。ADS1258具有24位模數(shù)轉(zhuǎn)換分辨率，內(nèi)部集成了16路模擬開關(guān)，在自動掃描通道模式下最高采樣速率為23.7 KSPS，也可以配置為固定通道采樣模式，最高速率可達125 KSPS，測試的單極性電壓范圍為0～5 V。它具有內(nèi)部溫度傳感器，可以根據(jù)溫度變化對數(shù)據(jù)進行實時補償，工作在-40～105 ℃，符合模數(shù)轉(zhuǎn)換的環(huán)境要求[8]。

FPGA主控通過SPI四線接口與ADS1258交換數(shù)據(jù)信息，16 MHz通信時鐘由FPGA提供，這時要將CLKSEL管腳變?yōu)楦唠娖?，代表選擇外部時鐘輸入。芯片電源分為5 V模擬供電電壓AVDD,5 V參考電壓VREF,3.3 V數(shù)字供電電壓DVDD。ADS1258的接口設計如圖4所示。

2.3 RS485模塊電路設計

多節(jié)點數(shù)據(jù)采集系統(tǒng)需要將各節(jié)點數(shù)據(jù)傳至節(jié)點控制中心，串行總線技術(shù)接口信號少，是節(jié)點和控制中心數(shù)據(jù)交互的最佳選擇。RS485總線和RS232總線比較，降低了接口電壓，實現(xiàn)了信號差分傳輸，增強了傳輸過程中的抗干擾能力，同時可以實現(xiàn)多節(jié)點之間半雙工通信[9]。

RS485總線芯片選擇ISO1176T，總線電纜采用雙絞線，節(jié)點和總線之間采用DB-9針孔接插件實現(xiàn)互連。接口芯片的板內(nèi)信號電源和總線側(cè)信號電源相互隔離，在源頭解決了總線上復雜電磁信號對板內(nèi)各電子器件的影響。ISO1176T產(chǎn)生數(shù)字信號驅(qū)動DA2304產(chǎn)生6 V電壓，經(jīng)過二極管整流，通過線性調(diào)節(jié)器LP2985H后變?yōu)椴罘中盘栞敵龅娇偩€上，相應的電路設計如圖5所示。

3 系統(tǒng)軟件設計

3.1 千兆以太網(wǎng)軟件設計

目前，以太網(wǎng)數(shù)據(jù)傳輸多基于TCP/IP協(xié)議族實現(xiàn)，OSI網(wǎng)絡結(jié)構(gòu)將計算機網(wǎng)絡分成7層，在FPGA端實現(xiàn)以太網(wǎng)數(shù)據(jù)傳輸主要涉及數(shù)據(jù)組包和電信號編碼和傳輸。節(jié)點采集數(shù)據(jù)組包由Verilog編寫的MAC模塊實現(xiàn)，和賽靈思公司提供的硬核比較，使用代碼邏輯搭建的適配器可以按需要功能進行定制和優(yōu)化，以太網(wǎng)的一包數(shù)據(jù)如圖6所示。以太網(wǎng)V2標準數(shù)據(jù)包的電信號編碼和傳輸由專用PHY芯片88E1111完成。

在數(shù)據(jù)進行傳輸時，發(fā)送和接收數(shù)據(jù)分別在etn_txc和etn_rxc的上升沿進行，etn_rxc為125 MHz時鐘引腳，由88E1111芯片在進行成千兆網(wǎng)絡通信時提供，etn_txc由接收數(shù)據(jù)時鐘產(chǎn)生。首先發(fā)送前導碼7個55h，1個D5h,然后發(fā)送以太網(wǎng)幀頭，包含目的MAC、源MAC、協(xié)議類型0806H(代表后面的信息遵循IP協(xié)議)，接下來發(fā)送組包完成的采集數(shù)據(jù)等，最后還要發(fā)送4個字節(jié)的CRC校驗位。

表2 TCP和UDP協(xié)議區(qū)別

3.2 系統(tǒng)通信協(xié)議設計

各節(jié)點將數(shù)據(jù)精確采集后，需要通過RS485總線將數(shù)據(jù)傳輸至節(jié)點控制中心，隨后通過千兆以太網(wǎng)傳輸至上位機進行顯示和處理。這就需要制定通信協(xié)議，在保證數(shù)據(jù)不丟失的前提下高效傳到計算機。

控制中心主要完成配置輪詢等信息的接收和節(jié)點數(shù)據(jù)編幀和上傳，通信協(xié)議既要有效完成命令下發(fā)，又要和總線協(xié)議相匹配，控制中心在對上位機下發(fā)命令進行簡單裁剪后，就可以發(fā)送給相關(guān)節(jié)點，定制的控制中心協(xié)議見表3。整個協(xié)議包含48位，高8位是接收有效標志位，33～40位是命令標志，配置命令用來對節(jié)點寄存器進行配置，輪詢命令用來對總線上所有節(jié)點的數(shù)據(jù)進行接收，停止命令表示上位機不再接收數(shù)據(jù)。低32位是數(shù)據(jù)位，主要包含節(jié)點位置和配置數(shù)據(jù)。

表3 控制中心通信協(xié)議

總線通信協(xié)議要完成命令與數(shù)據(jù)下傳，還要將各節(jié)點的數(shù)據(jù)準確無誤傳輸至控制中心，總線通信協(xié)議如表4所示。在進行數(shù)據(jù)傳輸時加入了4位CRC校驗位，當數(shù)據(jù)有錯誤時，下發(fā)命令重新傳輸，5次傳輸都錯誤時，節(jié)點位置號會傳輸至上位機。協(xié)議包含一個低電平開始位，8個節(jié)點地址位，24個節(jié)點數(shù)據(jù)位，4個CRC校驗位，3個高電平停止位。系統(tǒng)傳輸邏輯加入了熱拔插設計，可以隨意增加或減少節(jié)點，提高了系統(tǒng)的靈活性和可靠性。

表4 RS485總線通信協(xié)議

3.3 采集節(jié)點軟件設計

一個采集節(jié)點需要將16路模擬量進行精確采集，經(jīng)過編幀后再根據(jù)RS485總線協(xié)議發(fā)送到節(jié)點控制中心。在系統(tǒng)上電后，首先要對采集芯片ADS1258進行配置，使其對16個模擬量輸入通道自動掃描，工作速率為23.7 KSPS,主要涉及3個寄存器配置CONFIG1、MUXSG0和MUXSG1，CONFIG1寄存器的配置參數(shù)為03h，意義是不選擇待機模式，并且選擇最高數(shù)據(jù)速率。MUXSG0和MUXSG1寄存器的配置參數(shù)為FFh，意義是選擇16個單通道電壓輸入方式。配置采取SPI接口進行，在芯片選擇管腳CS是低信號時，配置命令和參數(shù)會在時鐘SCLK的上升沿進入DIN引腳。

系統(tǒng)開始工作后，采集節(jié)點先對ADS1258的3個相關(guān)寄存器進行重新配置，然后讀取配置結(jié)果，檢驗是否正確。在配置數(shù)據(jù)正確后進入采集狀態(tài)，開始接收RS485總線上的信號，當信息是輪詢指令時，開始將節(jié)點號和采集數(shù)據(jù)打包發(fā)出，當接收到重新配置命令時，則對寄存器重新配置。

ADS1258在配置完成后，把START引腳置高進入數(shù)據(jù)采集狀態(tài)，通過監(jiān)測DRDY引腳可以獲取1次數(shù)據(jù)轉(zhuǎn)換是否完成，低電平時可以讀取最新4字節(jié)的轉(zhuǎn)換數(shù)據(jù)，其中有1個字節(jié)的狀態(tài)信息，3個字節(jié)的數(shù)據(jù)，狀態(tài)信息包含是否為新數(shù)據(jù)、轉(zhuǎn)換通道、供電電壓是否達到預設值等。具體的軟件邏輯設計見圖7。

4 試驗結(jié)果

系統(tǒng)試驗分為千兆以太網(wǎng)速率測試和整體試驗。通過自加數(shù)信號源測試以太網(wǎng)速率，實際測試速率可達800 Mbps，經(jīng)過分析軟件分析數(shù)據(jù)正確。在整體測試時，RS485總線一共20個采集節(jié)點，根據(jù)需要采集的前端數(shù)據(jù)種類分為A、B、C、D 4組，系統(tǒng)最多可實現(xiàn)320個測點的模擬量輪詢采集。在D組第1個節(jié)點第9測點輸入2.5 V電壓，其他的節(jié)點和測點做懸空處理，下發(fā)輪詢命令，接收的數(shù)據(jù)用Hex軟件打開，見圖8。

分析圖8的試驗結(jié)果數(shù)據(jù)，節(jié)點控制中心對D組的第1個節(jié)點和第2個節(jié)點依次進行輪詢，圖中2條黑線分割了不同節(jié)點的數(shù)據(jù)，EB 90 EB 90是一個節(jié)點16通道數(shù)據(jù)發(fā)送完成標志。第6行第5列開始的數(shù)據(jù)“AD D0 D1 01 90 3B EF 1C”中“AD D0”是數(shù)據(jù)地址標志，“D1 01 90”代表數(shù)據(jù)來自D組第1個節(jié)點第9測點，“3B EF 1C”轉(zhuǎn)變成電壓為2.497 3 V，用高精度萬用表測得實際輸入電壓為2.499 8 V,計算采集系統(tǒng)的精度是(2.499 8-2.497 3)/2.499 8=0.1%，證明該系統(tǒng)有較高的數(shù)據(jù)采集精度。

5 結(jié)束語

多節(jié)點數(shù)據(jù)采集系統(tǒng)的設計采用千兆以太網(wǎng)作為系統(tǒng)和上位機的通信載體，和USB2.0比較，提高了數(shù)據(jù)通信帶寬和穩(wěn)定性。24位高精度模數(shù)轉(zhuǎn)換芯片的使用，提高了對傳感器端模擬量變化的感知能力，新型RS485總線驅(qū)動器ISO1176T一方面提高了總線通信速率、節(jié)點掛載數(shù)量，另一方面通過變壓器隔離了總線側(cè)和芯片側(cè)的電源，提高了總線電信號抗干擾能力。經(jīng)過測試證明，該系統(tǒng)可以有效實現(xiàn)大面積環(huán)境下模擬量采集工作。