一種新型浮地記憶元件建模方法及實(shí)現(xiàn)*

鄭辭晏 莊楚源 李亞 練明堅(jiān) 梁燕 于東升

1) (廣東技術(shù)師范大學(xué)自動(dòng)化學(xué)院,廣州 510665)

2) (廣東技術(shù)師范大學(xué)電子與信息學(xué)院,廣州 510665)

3) (杭州電子科技大學(xué)電子與信息學(xué)院,杭州 310018)

4) (中國(guó)礦業(yè)大學(xué)電氣與動(dòng)力工程學(xué)院,徐州 221116)

憶阻器、憶容器和憶感器是具有記憶特性的非線(xiàn)性元件,隸屬于記憶元件系統(tǒng).目前,由于現(xiàn)有可購(gòu)憶阻器芯片尚存在許多不足,且憶容器和憶感器的硬件實(shí)物研究仍處于實(shí)驗(yàn)室驗(yàn)證階段,因此,研究者們獲取此類(lèi)記憶元件硬件仍有難度.為了解決這個(gè)問(wèn)題,建立有效的記憶元件等效電路模型,以促進(jìn)對(duì)記憶元件及其系統(tǒng)的特性和應(yīng)用研究.本文根據(jù)憶阻器、憶容器和憶感器的本構(gòu)關(guān)系,提出一種新型浮地記憶元件建模方法,即采用搭建通用模擬器的方式,在保證電路拓?fù)浣Y(jié)構(gòu)不變的情況下,通過(guò)改變接入通用模擬器的無(wú)源電路元件分別實(shí)現(xiàn)浮地憶阻器、憶容器和憶感器模型.相比于其他能實(shí)現(xiàn)3 種浮地記憶元件模型的研究,本文所搭建的記憶元件模型結(jié)構(gòu)簡(jiǎn)單,工作頻率更高,易于電路實(shí)現(xiàn).結(jié)合理論分析、PSPICE 仿真及硬件電路實(shí)驗(yàn)結(jié)果的一致性,驗(yàn)證基于該通用模擬器搭建記憶元件模型的可行性和有效性.

1 引言

憶阻器是一種新型記憶元件,其概念由蔡少棠[1]于1971 年提出,并在2008 年由惠普(HP)實(shí)驗(yàn)室成功制備為納米級(jí)固態(tài)元件[2].此后蔡少棠團(tuán)隊(duì)[3]將記憶系統(tǒng)的概念拓展到容性和感性元件中,形成了一種基于憶阻器、憶容器和憶感器的記憶元件系統(tǒng).現(xiàn)有研究表明憶阻器、憶容器和憶感器憑借其獨(dú)特的記憶特性以及非線(xiàn)性特性,在混沌電路[4,5]、信號(hào)處理[6,7]、非易失性存儲(chǔ)器[8]、存算一體芯片[9,10]和人工神經(jīng)網(wǎng)絡(luò)[11,12]等多個(gè)領(lǐng)域具有廣闊的應(yīng)用前景.最近研究表明存在基于磁電耦合效應(yīng)實(shí)現(xiàn)的第4 種記憶元件—憶耦器[13,14],其概念的提出拓寬了記憶元件的定義和概念,極大地提升了記憶元件的應(yīng)用潛力.

目前,市面僅有憶阻器元件可購(gòu),憶容器[15]、憶感器[16]和憶耦器[13,14]的物理實(shí)現(xiàn)仍停留于實(shí)驗(yàn)室驗(yàn)證階段,尚未市場(chǎng)化.然而,Knowm 憶阻器芯片作為全球目前唯一一款可購(gòu)記憶元件,在使用過(guò)程中存在以下問(wèn)題:該器件兩端存在較大的寄生電容,可能導(dǎo)致出現(xiàn)憶阻器極性翻轉(zhuǎn)及記憶衰退等現(xiàn)象;其阻變存儲(chǔ)技術(shù)所具有的隨機(jī)性導(dǎo)致憶阻器可編程憶阻值參數(shù)可控性和穩(wěn)定性不足;其直流和交流響應(yīng)不穩(wěn)定等[17,18].為此,根據(jù)記憶元件本構(gòu)關(guān)系和電學(xué)特性,搭建記憶元件等效電路模型以用于其特性研究和應(yīng)用開(kāi)發(fā)[19,20]成為近年來(lái)的研究熱點(diǎn).目前,已有對(duì)記憶元件中的憶阻器、憶容器和憶感器的等效電路模型搭建研究,但尚未出現(xiàn)關(guān)于憶耦器的等效電路模型搭建相關(guān)研究.例如,研究者根據(jù)記憶元件的本構(gòu)關(guān)系搭建單個(gè)憶阻器[21,22]、憶容器[23]或憶感器模型[24].此外,有學(xué)者根據(jù)記憶元件本構(gòu)關(guān)系之間的聯(lián)系,利用現(xiàn)有的憶阻器模型和外圍轉(zhuǎn)化電路來(lái)構(gòu)造憶容器和憶感器模型[25,26],然而,由于上述憶容器和憶感器模型是基于憶阻器轉(zhuǎn)化得到,使所轉(zhuǎn)化的憶容器和憶感器模型依賴(lài)于原有憶阻器特性,且結(jié)構(gòu)復(fù)雜、難以簡(jiǎn)化.因此,為了搭建模型更簡(jiǎn)單的記憶元件,Fouda 等[27]提出了不含憶阻器的憶容器模型.梁燕等[28]采用相似設(shè)計(jì)思路,提出了不含憶阻器的憶感器模型.近年來(lái),研究者在以往單個(gè)記憶元件模型設(shè)計(jì)的基礎(chǔ)上,提出通用的記憶元件模型.李志軍等[29]提出了一個(gè)由基本電路元件和可購(gòu)芯片構(gòu)成的通用記憶元件模擬器,在保證電路拓?fù)浣Y(jié)構(gòu)不變的情況下,通過(guò)接入不同性質(zhì)元件,分別模擬憶阻器、憶容器和憶感器的電路行為.然而,其搭建的記憶元件需確保模型中的場(chǎng)效應(yīng)管工作于線(xiàn)性區(qū)域方能呈現(xiàn)出記憶特性,限制了模型的工作電壓范圍,且其工作頻率較低(0.8 kHz 左右).Wang 等[30]基于通用模擬器實(shí)現(xiàn)3 種浮地型記憶元件模型,然而,其呈現(xiàn)磁滯特性曲線(xiàn)的最高工作頻率約為5 kHz.Zheng 等[31]和Yu 等[32]利用變?nèi)荻O管設(shè)計(jì)通用模擬器,并基于通用模擬器搭建了記憶元件模型,但所搭建記憶元件輸入輸出特性通過(guò)近似模型獲得.Sharma 等[33]利用硬件實(shí)驗(yàn)實(shí)現(xiàn)了基于通用模擬器的記憶元件,然而其設(shè)計(jì)的模型的輸入和輸出電流不相等,無(wú)法等效模擬浮地型二端口記憶元器件,存在“偽浮地”的不足.

基于以上分析,本文采用基本無(wú)源電路元件及可購(gòu)芯片設(shè)計(jì)一種通用模擬器,在保持其電路拓?fù)浣Y(jié)構(gòu)不變的情況下,通過(guò)改變接入通用模擬器元件的性質(zhì)分別搭建浮地型憶阻器、憶容器、憶感器模型,針對(duì)現(xiàn)有的能實(shí)現(xiàn)3 種浮地的通用記憶元件模型存在的結(jié)構(gòu)復(fù)雜、工作頻率低、建模不夠精準(zhǔn)、“偽浮地”等問(wèn)題對(duì)通用記憶元件模型做出改進(jìn),并通過(guò)理論分析、電路仿真和硬件電路實(shí)驗(yàn)驗(yàn)證所搭建的基于通用模擬器的記憶元件模型的可行性.

2 基于通用模擬器的記憶元件模型設(shè)計(jì)

記憶元件具有存儲(chǔ)過(guò)往電路信息的特性,由其本構(gòu)關(guān)系數(shù)學(xué)模型中的狀態(tài)變量反映.以憶阻器為例,其本構(gòu)關(guān)系為q-?間的非線(xiàn)性關(guān)系,可以由分段線(xiàn)性、二次非線(xiàn)性、三次非線(xiàn)性等非線(xiàn)性數(shù)學(xué)模型描述[34-36].憶容器和憶感器模型的本構(gòu)關(guān)系分別為σ-?和q-ρ之間的非線(xiàn)性關(guān)系,也可由二次非線(xiàn)性數(shù)學(xué)模型描述[37,38].上述本構(gòu)關(guān)系中,q代表電荷量,?代表磁通量,即電壓對(duì)時(shí)間的積分,σ代表q對(duì)時(shí)間的積分,ρ代表?對(duì)時(shí)間的積分.因此,本文采用二次非線(xiàn)性數(shù)學(xué)模型分別描述憶阻器、憶容器和憶感器本構(gòu)關(guān)系.

憶阻器的q-?本構(gòu)關(guān)系以及憶導(dǎo)值Wm(憶阻值倒數(shù))可定義為

其中,α1代表憶導(dǎo)值Wm的變化率,β1代 表Wm的初始值.

憶容器的σ-?本構(gòu)關(guān)系以及憶容值Cm可定義為

其中,α2代表憶容值Cm的變化率,β2代表Cm的初始值.

憶感器的q-ρ本構(gòu)關(guān)系以及憶感值倒數(shù)值可定義為

其中,α3代表憶感值倒數(shù)值的變化率,β3代表的初始值.

2.1 通用模擬器及基于通用模擬器的記憶元件電路實(shí)現(xiàn)

本文根據(jù)憶阻器、憶容器和憶感器本構(gòu)關(guān)系,提出一種可用于構(gòu)造記憶元件模型的通用模擬器等效電路,如圖1所示,其電路結(jié)構(gòu)包含4 個(gè)電流反饋放大器AD844 (標(biāo)為U1,U2,U3和U4)、1 個(gè)乘法器AD633(U5)、2 個(gè)阻抗元件(標(biāo)為Z1,Z2)、電阻R1、電容C1以及直流電壓源Vs,其中端口A和B 作為通用模擬器的外接二端口,用于與外圍電路進(jìn)行連接.

圖1 通用模擬器設(shè)計(jì)Fig.1.Design of a universal emulator for building models of mem-elements.

AD844 為電流反饋放大器,在通用模擬器電路中起電流傳輸器和電壓跟隨器的作用.根據(jù)其端口特性:

可得通用模擬器中A,B 端的輸入電流iAB與流經(jīng)阻抗元件Z2電流i4在復(fù)頻域上的表達(dá)式:

電容C1在電路中起電流積分器作用,設(shè)積分電容C1的初始電壓為0,根據(jù)(10)式可求得C1兩端電壓表達(dá)式,且由(8)式,可得U5 的 x1端輸入電壓vx1在復(fù)頻域上的表達(dá)式:

根據(jù)AD633 芯片端口輸出特性,可得其輸出端w 的電壓vw在復(fù)頻域上的表達(dá)式:

其中Vs為常量直流電壓.

將(11)式和(12)式代入(13)式,并將(13)式代入(9)式可得通用模擬器二端口輸出方程:

即通用模擬器A,B 端等效導(dǎo)納可表示為

1)當(dāng)阻抗元件Z1和Z2分別為電阻R2和R3時(shí),此時(shí)模擬器模擬為磁通控制憶阻器模型,其憶導(dǎo)值在時(shí)域上可描述為

根據(jù)(2)式,(16)式可等效表示為

其中,α1和β1可表示為

2)當(dāng)阻抗元件Z1和Z2分別為電阻R2、電容C2時(shí),有:

此時(shí)模擬器模擬為磁通控制憶容器模型,其時(shí)域表達(dá)式如下:

根據(jù)(4)式,可得磁通控制憶容器的憶容值Cm在數(shù)學(xué)上的定義:

其中,α2和β2可表示為

3)當(dāng)阻抗元件Z1和Z2分別為電感L1、電阻R2時(shí),有:

此時(shí)模擬器模擬為磁通控制憶感器模型,其時(shí)域表達(dá)式如下:

根據(jù)(6)式,可得磁通憶感器的憶感值倒數(shù)值在數(shù)學(xué)上的定義:

其中,α3和β3可表示為

2.2 記憶元件模型特征對(duì)比

本文基于通用模擬器電路分別搭建了憶阻器、憶容器和憶感器模型,其各特征量對(duì)比如表1所示.

表1 基于通用模擬器的記憶元件模型對(duì)應(yīng)特征比較Table 1.Comparison of characteristics of different kinds of mem-element models based on the proposed universal emulator.

3 基于通用模擬器的記憶元件模型仿真分析

在本節(jié)中,為了初步驗(yàn)證本文所提基于通用模擬器的記憶元件模型的正確性,采用PSPICE 軟件進(jìn)行仿真分析,并提供相對(duì)應(yīng)的仿真分析結(jié)果.其中,采用正弦信號(hào)vAB=Uosin(2πft)=Uosin(ωt) (V)作為電路模型的二端口激勵(lì)電壓,芯片直流供電電壓為±15 V.

3.1 憶阻器模型仿真分析

基于圖1所示通用模擬器設(shè)計(jì)PSPICE 電路仿真模型,分別選取阻抗元件Z1,Z2為電阻R2,R3.根據(jù)正弦激勵(lì)電壓表達(dá)式vAB=Uosin(2πft)=Uosin(ωt)(V),由于磁通?AB是電壓vAB對(duì)時(shí)間的積分,結(jié)合(16)式,可以得到在正弦波電壓激勵(lì)下,浮地憶阻器的磁通?AB和等效憶導(dǎo)值Wm(?AB) 為

故根據(jù)阻性元件的電壓電流關(guān)系,流經(jīng)磁通控制憶阻器的電流iAB可表示為

根據(jù)以上的理論分析,在仿真過(guò)程中,電路參數(shù)設(shè)置為C1=0.1 nF,R1=45 kΩ,R2=16 kΩ,R3=55 kΩ,直流電壓Vs=-2.5 V.根據(jù)(18)式,可計(jì)算得到α1=3.20 S/Wb,β1=1.28×10-5S.采用U0=1 V,激勵(lì)頻率f分別為f=80 kHz,100 kHz 以及130 kHz 的正弦波電壓vAB驅(qū)動(dòng)憶阻器模型,得到如圖2所示憶阻器PSPICE 仿真結(jié)果圖.根據(jù)憶阻器模型中Z1是元件R2和公式(12),得到憶阻器兩端的磁通?AB正比于電容C1兩端電壓,因此可以用vC1等效表示?AB.

圖2 憶阻器模型的PSPICE 仿真結(jié)果 (a) 不同頻率激勵(lì)下的憶阻器 vAB-iAB特性曲線(xiàn);(b) 不同頻率激勵(lì)下的憶阻器憶導(dǎo)值 Wm 與 vAB的關(guān)系圖;(c) 在Uo=1 V,f=100 kHz下,vAB,iAB,?AB(用 vC1表示)和Wm的時(shí)域波形圖Fig.2.Measured simulation results of the proposed memristor emulator:(a) Pinched hysteresis loops under different working frequencies;(b) variation curves of the memductance Wm plotted against the terminal voltage vAB;(c) timedomain wave-forms of vAB,iAB,?AB(represented by vC1)and the memductance Wm when Uo=1 V,f=100 kHz.

比較圖2(a)中頻率為80 kHz,100 kHz 以及130 kHz 時(shí)的電壓vAB和電流iAB軌跡圖,可以得到憶阻器的重要特征:在vAB-iAB平面內(nèi),其斜率等效為憶導(dǎo)值Wm且等效憶導(dǎo)值Wm保持形如斜“8”字形的磁滯環(huán),在正弦激勵(lì)電壓幅值保持不變時(shí),隨著激勵(lì)頻率的增大,磁滯環(huán)向內(nèi)收縮.圖2(b)表明,在電壓取值不為極值的情況下,等效憶導(dǎo)值Wm不唯一.以f=80 kHz條件下的vAB-Wm特性曲線(xiàn)圖為例,沿著箭頭方向,憶導(dǎo)值Wm幅值在vAB正區(qū)間增大,在vAB負(fù)區(qū)間減小.圖2(c)表明在頻率為100 kHz 情況下,與(29)式分析一致,電流iAB在輸出電壓vAB為正弦激勵(lì)電壓下,呈現(xiàn)出非標(biāo)準(zhǔn)的正弦波形,并且比較電流iAB與電壓vAB波形圖相位可知該記憶元件模型具有非線(xiàn)性特性且呈阻性,即說(shuō)明該器件為憶阻器.圖2表明仿真結(jié)果與理論分析一致,證明了本文基于通用模擬器的憶阻器等效電路模型的正確性.

3.2 憶容器模型仿真分析

當(dāng)阻抗元件Z1和Z2分別為電阻R2和電容C2時(shí),此時(shí)模擬器模擬為磁通控制憶容器模型,同理于憶阻器,憶容器的重要特點(diǎn)是其容值的受控性,當(dāng)對(duì)其施加正弦電壓激勵(lì)時(shí),憶容器端電壓與流經(jīng)憶容器電荷的相圖呈現(xiàn)磁滯環(huán)形.對(duì)于正弦激勵(lì)電壓vAB=Uosin(2πft)=Uosin(ωt) (V),同理于(27)與(28)式,由(20)式可得憶容器等效憶容值Cm(?AB)的表達(dá)式:

分析(30)式可得:憶容器磁通?AB的幅值正比于Uo/ω,在相同的正弦波激勵(lì)電壓幅值下,隨著激勵(lì)電壓頻率的增大,磁通?AB的幅值逐漸減小并趨近于0,使得其等效憶容值趨近于固定值β2,從而導(dǎo)致端電壓和流經(jīng)憶容器的電荷的李薩如相軌跡vAB-qAB呈現(xiàn)向內(nèi)收縮現(xiàn)象.

結(jié)合以上理論分析,所搭建憶容器PSPICE模型設(shè)置以下電路參數(shù):電容C1=0.25 nF,C2=0.1 nF、電阻R1=3 kΩ,R2=11 kΩ、直流電壓Vs=-0.5 V,計(jì)算(22)式可得α2=9.92×10-7F/Wb,β2=1.36×10-12F.根據(jù)憶容器模型中Z1是元件R1和公式(12),得到憶容器兩端的磁通?AB正比于電容C1兩端電壓,因此可以用等效表示?AB;根據(jù)Z2是元件C2和公式(9),得到流經(jīng)憶容器的電荷qAB正比于電容C2兩端電壓負(fù)值,因此可以用等效表示qAB.采用Uo=1 V,頻率f分別取80 kHz,85 kHz 以及90 kHz 的正弦波電壓vAB驅(qū)動(dòng)憶容器模型,得到如圖3所示憶容器模型的PSPICE 仿真結(jié)果.

圖3 憶容器模型的PSPICE 仿真結(jié)果 (a) 不同頻率激勵(lì)下的憶容器 vAB-qAB(用 vAB-(-vC2) 表示)特性曲線(xiàn);(b)不同頻率激勵(lì)下的憶容器憶容值 Cm 與 vAB的關(guān)系圖;(c) 在Uo=1 V,f=80 kHz 下,vAB和qAB(用 -vC2表示)、?AB(用 表示)和Cm的時(shí)域波形圖Fig.3.Measured simulation results of the proposed memcapacitor emulator:(a) Pinched hysteresis loops under different working frequencies;(b) variation curves of the memcapacitance Cm plotted against the terminal voltage vAB;(c) timedomain wave-forms of vAB,qAB(represented by -),?AB(represented by) and the memcapacitance Cmwhen Uo=1 V,f=80 kHz.

圖3(a)表明,vAB-qAB相圖由vAB-(-vC2)等效表示,在頻率為80 kHz,85 kHz和90 kHz 的同幅值正弦激勵(lì)電壓下,其端電壓vAB和瞬時(shí)電荷qAB的相圖呈現(xiàn)斜“8”字形磁滯環(huán),并且隨著頻率增大,磁滯環(huán)圍成的瓣面積變小.圖3(a)表明PSPICE仿真結(jié)果同理論分析一致,證明了本文設(shè)計(jì)的憶容器等效電路模型的正確性.

圖3(b)表明相同電壓下的等效憶容值Cm的取值不唯一,并且隨著激勵(lì)電壓頻率的升高,Cm的最大值和最小值區(qū)間上下限減小.圖3(c)所示為在激勵(lì)頻率為80 kHz 下,憶容器各變量端電壓vAB、等效于qAB的、等效于磁通?AB的以及憶容值Cm的時(shí)域圖,明顯看出,vAB和的波形存在相位差,這也是vAB-qAB相圖呈現(xiàn)磁滯特性的原因,而vAB和的同相位表明該模擬器實(shí)現(xiàn)的是容性憶容器元件模型.

3.3 憶感器仿真分析

當(dāng)阻抗元件Z1和Z2分別為電感L1、電阻R2時(shí),此時(shí)模擬器模擬為磁通控制憶感器模型,采用以下電路參數(shù):電容C1=0.02 nF、電阻R1=3 kΩ、R2=8 kΩ、電感L1=0.05 H、直流電壓Vs=-2.5 V.根據(jù)(26)式可計(jì)算得α3=7.50×1011(H·Wb)—1,β3=1.875 H-1.根據(jù)憶感器模型中Z1是元件L1和公式(10),得到憶感器兩端的磁通?AB正比于流過(guò)憶感器的電流i1,因此可以用i1等效表示?AB;根據(jù)模型中Z1是元件L1和公式(12),得到憶感器兩端磁通的積分ρAB正比于流過(guò)C1兩端的電壓,因此可以用等效表示ρAB.

對(duì)于正弦激勵(lì)電壓vAB=Uosin(ωt) (V),可以得到正弦波電壓激勵(lì)情況下,憶感器的磁通積分ρAB(假設(shè)積分初始值為0)和等效憶感值倒數(shù)為

由感性元件的磁通、電流關(guān)系,可以得到流經(jīng)磁通控制憶感器的電流為

通過(guò)對(duì)(31)式,(33)式分析可知:在相同幅值的激勵(lì)電壓下,隨著頻率的增大,磁通與電流幅值均減少,在同一時(shí)刻t,電流減小的幅度大于磁通減小的幅度.

圖4(a)所示為不同頻率下憶感器磁通和流經(jīng)憶感器的電流的李薩如相軌跡?AB-iAB,比較頻率為95,100 以及105 kHz 的相軌跡圖,可以明顯看出,憶感器磁通和流經(jīng)憶感器的電流的相圖?AB-iAB保持斜“8”字形的磁滯環(huán),且隨著激勵(lì)頻率增大,電流和磁通幅值均減小,磁滯環(huán)向內(nèi)收縮.

圖4 憶感器模型的PSPICE 仿真結(jié)果 (a) 不同頻率激勵(lì)下的憶感器 ?AB-iAB (用 i1-iAB表示)特性曲線(xiàn);(b)不同頻率激勵(lì)下憶感器的憶感值倒數(shù) 與 ?AB(用 i1表示)的關(guān)系圖;(c) 當(dāng)Uo=1 V,f=100 kHz 時(shí),iAB,ρAB(用表示)、?AB和的時(shí)域波形圖Fig.4.Measured simulation results of the proposed meminductor emulator:(a) Pinched hysteresis loops under different working frequencies;(b) variation curves of the inverse meminductance plotted against the flux?AB(represented by i1);(c) time-domain wave-forms of iAB,ρAB(represented by ),?ABand the inverse meminductance when Uo=1 V,f=100 kHz.

圖4(b)為Uo=1 V,激勵(lì)頻率為95,100和105 kHz 下憶感值的倒數(shù)與磁通?AB的相圖變化曲線(xiàn).等同于憶阻器的憶導(dǎo)值和憶容器的憶容值,憶感器的憶感值倒數(shù)在交變激勵(lì)電壓的取值為非最值情況下存在兩個(gè)可能值,并且沿著頻率為95 kHz 的?AB相圖曲線(xiàn)的箭頭方向,可以發(fā)現(xiàn)在正磁通范圍內(nèi)增大,在負(fù)磁通范圍內(nèi)減少.

圖4(c)繪制了在激勵(lì)頻率為100 kHz 下各變量iAB,ρAB(用vC1表示)、?AB(用i1表示)和的時(shí)域波形圖,由(33)式可知iAB的波形呈現(xiàn)非標(biāo)準(zhǔn)式正弦波,說(shuō)明該憶感器模型具有非線(xiàn)性特性,并且iAB的波形與?AB的波形相位相同,表明該模擬器實(shí)現(xiàn)的是感性憶感器元件模型.

圖4表明仿真結(jié)果和實(shí)驗(yàn)結(jié)果同理論分析一致,證明了所搭建的浮地憶感器等效電路模型的正確性.

4 硬件實(shí)驗(yàn)驗(yàn)證

搭建基于圖1所示通用模擬器的硬件實(shí)驗(yàn)電路,如圖5所示:綠色電路板上所焊接為圖1中的通用模擬器電路,以黃框標(biāo)出阻抗元件Z1與Z2,以紅框標(biāo)出AD844 芯片,以白框標(biāo)出AD633 芯片,并在右下角標(biāo)出±15 V 直流電源線(xiàn)與接地線(xiàn).根據(jù)表1所示,在通用模擬器的Z1與Z2處接入不同的電阻、電容和電感元件組合,能夠分別在硬件電路實(shí)驗(yàn)中實(shí)現(xiàn)憶阻器、憶容器和憶感器模型,如圖6所示,黃框與黃色字母R,L,C表示在通用模擬器中接入的不同阻抗元件的組合.

圖5 通用模擬器硬件實(shí)驗(yàn)電路實(shí)現(xiàn)Fig.5.Implementation of the universal emulator in hardware experiment.

圖6 在通用模擬器的Z1和Z2接入不同的電阻、電容和電感元件組合,分別實(shí)現(xiàn)憶阻器、憶容器和憶感器模型的硬件實(shí)驗(yàn)電路 (a) 憶阻器;(b) 憶容器;(c) 憶感器Fig.6.The experimenta lbreadboard implementation o f(a) memristor,(b) memcapacitor,(c) meminductor models based on the universal emulator by connecting different combinations of resistor,capacitor or inductor to Z1and Z2.

結(jié)合理論分析和仿真結(jié)果,通過(guò)硬件實(shí)驗(yàn)進(jìn)一步證明所搭建的基于通用模擬器的憶阻器、憶容器和憶感器模型的正確性和有效性.其中,在硬件實(shí)驗(yàn)中采用信號(hào)發(fā)生器GW Instek AFG-2225 產(chǎn)生的正弦信號(hào)vAB=Uosin(2πft)=Uosin(ωt) (V),作為電路模型的二端口激勵(lì)電壓,芯片直流供電電壓為±15 V.為了與仿真結(jié)果進(jìn)行比較,采用示波器GW Instek-2102A 對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行記錄,并通過(guò)Origin 9 軟件繪制實(shí)驗(yàn)結(jié)果.

4.1 憶阻器電路響應(yīng)

憶阻器硬件實(shí)驗(yàn)電路所采用的參數(shù)為:電容C1=1.22 nF、電阻R1=3 kΩ,R2=1.5 kΩ,R3=100 kΩ,直流電壓Vs=-4 V,根據(jù)(18)式,可計(jì)算得到α1=1.09 S/Wb,β1=8×10-6S.加在憶阻器兩端的正弦電壓信號(hào),幅值Uo=3 V,頻率分別取70 kHz,80 kHz和100 kHz,得到圖7實(shí)驗(yàn)結(jié)果.在實(shí)驗(yàn)中,根據(jù)憶阻器模型中Z2是元件R3和公式(9),得到流經(jīng)憶阻器電流iAB正比于R3兩端電壓的負(fù)值,因此可以用等效表示iAB.

圖7 憶阻器模型的硬件電路實(shí)驗(yàn)結(jié)果 (a) 不同頻率激勵(lì)下的憶阻器 vAB-iAB(用 vAB-(-vR3) 表示)特性曲線(xiàn);(b)不同頻率激勵(lì)下的憶阻器憶導(dǎo)值 Wm與 vAB的關(guān)系圖;(c)在Uo=3 V,f=100 kHz 下,vAB,iAB(用 -表示)、?AB(用 表示)和Wm的時(shí)域波形圖Fig.7.Experimental results of the proposed memristor emulator:(a) Pinched hysteresis loops under different working frequencies;(b) variation curves of the memductance Wmplotted against the terminal voltage vAB;(c) time-domain wave-forms of vAB,iAB(represented by -),?AB(represented by ) and the memductance Wmwhen Uo=3 V,f=100 kHz.

從圖7(a)可以看出,隨著激勵(lì)電壓頻率增大,憶阻器端電壓與流經(jīng)憶阻器兩端的電流的李薩如相軌跡圖vAB-iAB呈現(xiàn)磁滯環(huán)且逐漸向內(nèi)收縮,磁滯回線(xiàn)的面積變小,與圖2(a)一致.圖7(b)顯示的vAB-Wm關(guān)系圖和圖2(b)一致,Wm的變化區(qū)間隨激勵(lì)電壓的頻率增大而減小.等同于圖2(c),圖7(c)各變量在頻率為100 kHz 下很好地呈現(xiàn)了憶阻器的非線(xiàn)性特性和阻性.圖7的實(shí)驗(yàn)結(jié)果同理論分析和仿真結(jié)果趨勢(shì)一致,證明了本文基于通用記憶元件模擬器搭建的浮地憶阻器等效電路模型的正確性和可行性.

4.2 憶容器電路響應(yīng)

憶容器硬件實(shí)驗(yàn)電路參數(shù)為:電容C1=1.22 nF,C2=0.22 nF;電阻R1=3 kΩ,R2=1.5 kΩ ;直流電壓Vs=-4V,通過(guò)計(jì)算(22)式可得α2=2.40×10-5F/Wbβ2=1.76×10-10F.憶容器的激勵(lì)電壓為正弦波,幅值Uo=3 V、頻率f分別取f=65 kHz,80 kHz 以及100 kHz,實(shí)驗(yàn)結(jié)果如圖8所示,圖8(a)是憶容值的磁滯環(huán)波形vAB-qAB(用vAB-() 表示),圖8(b)是憶容值Cm和vAB的關(guān)系圖,圖8(c)所示為vAB,qAB(用表示)、?AB(用表示)和Cm的時(shí)域波形圖.

比較圖8和圖3可以看出,憶容器模型的硬件實(shí)驗(yàn)結(jié)果和Pspice 仿真結(jié)果一致,憶容器端電壓和瞬時(shí)電荷的相圖呈斜“8”字形的磁滯環(huán),且磁滯環(huán)在相同幅值的正弦電壓下,隨著激勵(lì)頻率增大而向內(nèi)收縮.并且圖8(c)中呈非標(biāo)準(zhǔn)正弦波,驗(yàn)證了憶容器的非線(xiàn)性特性.通過(guò)其電路仿真和電路實(shí)驗(yàn)結(jié)果對(duì)比,驗(yàn)證了所搭建的浮地憶容器等效模型的有效性.

圖8 憶容器模型的硬件實(shí)(驗(yàn)結(jié)果)(a)不同頻率激勵(lì)下的憶容器vAB-qAB(用vAB--表示)特性曲線(xiàn);(b)不同頻率激勵(lì)下的憶容器憶容值 Cm與 vAB的關(guān)系圖;(c) 在Uo=3 V,f=80 kHz 下 vAB,qAB(用 -表示)、?AB(用表示)和Cm的時(shí)域波形圖Fig.8.Experimental results of the proposed memcapacitor emulator:(a) Pinched hysteresis loops under different working frequencies;(b) variation curves of the memcapacitance Cmplotted against the terminal voltage vAB;(c) time-domain wave-forms of vAB,qAB(represented by -),?AB(represented by ) and the memcapacitance Cm when Uo=3 V,f=80 kHz.

4.3 憶感器電路響應(yīng)

憶感器硬件實(shí)驗(yàn)電路參數(shù)如下所示:電容C1=2.2 nF、電阻R1=3 kΩ、R2=10 kΩ、電感L1=20 mH,直流電壓Vs=-2 V,根據(jù)(26)式可計(jì)算得α3=3.41× 1010(H·Wb)—1,β3=3 H-1.憶感器的激勵(lì)電壓幅值Uo=3 V,頻率f=75 kHz,80 kHz 以及100 kHz,得到圖9所示實(shí)驗(yàn)結(jié)果.根據(jù)憶感器模型中Z1是元件L1和公式(10)和(11),得到憶感器兩端的磁通?AB正比于電阻R1兩端電壓的負(fù)值,因此可以用-vR1等效表示?AB.

圖9 憶感器模型的硬件實(shí)驗(yàn)結(jié)果 (a) 不同頻率激勵(lì)下的憶感器 ?AB-iAB(用 (-vR1)-(-vR2) 表示)特性曲線(xiàn);(b)不同頻率激勵(lì)下憶感器的憶感值倒數(shù) 與 ?AB(用-表示)的關(guān)系圖;(c) 在Uo=3 V,f=80 kHz 下iAB(用 -表示)、?AB(用 -表示)、ρAB(用表示)和的時(shí)域波形圖Fig.9.Experimental results of the proposed meminductor emulator:(a) Pinched hysteresis loops under different working frequencies;(b) variation curves of the inverse meminductance plotted against the flux ?AB(represented by -) ;(c) time-domain wave-forms of iAB(represented by -),ρAB(represented by ),?AB(represented by -),ρAB(represented by ) and the inverse meminductance when Uo=3 V,f=80 kHz.

對(duì)比圖4和圖9可知,憶感器模型實(shí)驗(yàn)結(jié)果與仿真結(jié)果趨勢(shì)基本一致.圖9(a)表明憶感器磁通與流經(jīng)憶感器電流的相圖?AB-iAB呈斜“8”字形磁滯環(huán),且隨著激勵(lì)頻率增大,磁滯環(huán)向內(nèi)收縮.圖9(b)為激勵(lì)頻率為75 kHz,80 kHz和100 kHz下憶感值的倒數(shù)與磁通?AB的變化曲線(xiàn),可以明顯看出,具有頻率依賴(lài)性,隨著頻率上升,取值以及?AB取值范圍減小.圖9(c)繪制了在激勵(lì)頻率為80 kHz 下各變量iAB(用表示)、?AB(用表示)、ρAB(用表示)和的時(shí)域波形圖,不再為正弦型波形,但與兩者相位相同,說(shuō)明了此時(shí)模擬器具有非線(xiàn)性及感性特性,進(jìn)而驗(yàn)證了該等效電路模型為憶感器.圖4和圖9表明仿真結(jié)果和實(shí)驗(yàn)結(jié)果同理論分析一致,證明了所搭建的憶感器等效電路模型的正確性.

5 結(jié)論

本文提出一種新型通用模擬器,并基于該模擬器實(shí)現(xiàn)浮地憶阻器、憶容器和憶感器建模,通過(guò)理論分析、仿真電路和硬件電路實(shí)驗(yàn)的一致性表明所搭建的3 種記憶元件模型具有記憶特性和非線(xiàn)性特性.與現(xiàn)有同類(lèi)能夠?qū)崿F(xiàn)3 種浮地記憶元件模型的研究相比,本文所提基于通用模擬器的新型浮地記憶元件模型結(jié)構(gòu)簡(jiǎn)單,易于硬件實(shí)現(xiàn),工作頻率高,對(duì)后續(xù)記憶元件研究和應(yīng)用開(kāi)發(fā)具有一定的參考價(jià)值.為了更好地完善記憶元件等效電路模型的研究理論,未來(lái)的研究工作可以著眼于憶耦器等效電路模型的搭建,并基于該模型進(jìn)行憶耦器特性和應(yīng)用研究.