基于FPGA的微型光譜儀CCD系統(tǒng)設計

馮曉艷，胡彥君，吳嘉偉，張會新

(1.儀器科學與動態(tài)測試教育部重點實驗室，山西太原 030051； 2.中北大學，電子測試技術國家重點實驗室，山西太原 030051；3.晉西工業(yè)集團防務裝備研究院，山西太原 030024)

0 引言

光譜儀是通過分析物質化學組成及其含量，實現(xiàn)對光波的能量、波長、帶寬等重要特征進行測量的光學儀器，在化學、生物學、醫(yī)學、天文學等領域獲得了廣泛的應用[1-2]。傳統(tǒng)光譜儀通常包括掃描單色儀和光電倍增管，結構復雜且檢測時長較長，同時還具有體積大、價格高、不易攜帶等特點，無法得到普遍的應用，因此，現(xiàn)代光譜儀器發(fā)展的主要趨勢是小型化和微型化。隨著微型光電器件的發(fā)展，以電荷耦合器件(charge coupled device，CCD)研制的微型光譜儀正在逐漸發(fā)展成熟[3]，CCD作為光電轉換傳感器，具有結構簡單、使用范圍廣、可靠性好等特點，成為現(xiàn)代電子光譜檢測中廣泛使用的傳感器。

目前，使用較為廣泛的微型光譜儀是美國海洋公司生產的USB4000和荷蘭Avantes公司生產的avanpec系列產品[4]。國產的微型光譜儀采樣精度和性噪比難以達到實驗要求，故使用率較低，需要進一步研制改進。為了進一步提高采樣精度，降低信噪比，本文提出了一種基于FPGA的高精度CCD光譜數(shù)據采集系統(tǒng)。該系統(tǒng)采用了高靈敏度的線陣CCD，高采集精度的A/D轉換器、功耗較低的FPGA和傳輸速率快的USB接口芯片，采樣精度達到16 bit,同時有較高的光譜采集范圍，能夠實現(xiàn)實時光積分時間的修改，具有較好的重復性及可靠性。

1 系統(tǒng)設計方案

該系統(tǒng)的主控芯片為FPGA，用來協(xié)調驅動電路的所有模塊，包括CCD驅動模塊、信號處理模塊、數(shù)據存儲傳輸模塊。前端光學系統(tǒng)采用基于平場全息凹面光柵的系統(tǒng)，光源發(fā)出的光通過光柵實現(xiàn)準直、色散后，投射到線性CCD的接收面上，CCD的輸出信號是模擬量，經前置運放電路放大，再輸給A/D芯片完成模/數(shù)轉換，轉換后的16 bit數(shù)字信號，通過USB接口傳輸給上位機，由上位機實現(xiàn)實時數(shù)據的處理與顯示。系統(tǒng)的設計框圖如圖1所示。

圖1 系統(tǒng)結構圖

2 功能模塊設計

2.1 光學系統(tǒng)模塊

光學系統(tǒng)的主要功能是實現(xiàn)分光，將復合光按照一定的規(guī)律展開，使不同頻率、不同波長的光分布在采集部分的不同位置。最常用的分光元件是棱鏡和光柵，對應形成Czerny-Turner系統(tǒng)和基于平場全息凹面光柵的系統(tǒng)[5]。由于Czerny-Turner系統(tǒng)中需要的棱鏡數(shù)目較多，且角度、位置等不好確定。所以本設計選用平場全息凹面光柵進行光學系統(tǒng)的搭建，該光學系統(tǒng)的結構簡單，有利于微型化的實現(xiàn)。

根據設計要求，工作波長是300～800 nm，譜面寬度為25 mm，因此采用ZEMAX[6]軟件對平場全息凹面光柵進行參數(shù)求解和結構優(yōu)化，得到整體光學結構如圖2所示。

圖2 光學仿真結構圖

該設計進行仿真優(yōu)化后，消除了離焦和球差現(xiàn)象，其仿真結果的點陣圖如圖3所示，對于在600～700 nm波長段的入射光，其波長間隔2 nm的入射光可以實現(xiàn)有效展開，分辨率大于2 nm。

圖3 仿真點陣圖

2.2 CCD驅動模塊

在本設計中選用線性CCD芯片TCD1304DG，該CCD芯片的優(yōu)點是靈敏度高、暗電流低。擁有3 648個像素點，需要3路信號，即主時鐘脈沖信號(ФM)、光積分控制脈沖信號(ICG)和轉移脈沖信號(SH)進行驅動[7]。包含2種驅動模式，一種模式是采用電子快門模式，一種是不采用電子快門模式，主要區(qū)別是CCD一個工作周期內SH脈沖的個數(shù)及有效光積分時間。適合用于微小型、低功耗光譜儀的檢測。主時鐘脈沖頻率選用典型值2 MHz，數(shù)據輸出典型頻率選用值為0.5 MHz，4個主時鐘脈沖對應一個像元信號的輸出。本系統(tǒng)選用電子快門模式，通過FPGA產生脈沖來驅動CCD，其工作驅動時序如圖4所示。

圖4 CCD工作時序圖

為了確保CCD正常驅動，應輸入正確的CCD驅動時序，本設計中要求：ICG的下降沿比SH的上升沿提前1 000 ns，ICG的上升沿比SH的下降沿延遲最少1 000 ns，SH的脈沖寬度最少為10 μs，來確保光敏元中的電荷全部充分轉移到模擬移位寄存器中，且在每次積分結束后，轉移到模擬移位寄存器的電荷是完整的信號[8]。在本設計中選用積分時間為25 μs，ΦM采用典型值2 MHz，在ICG拉高后，先輸出32個啞元信號，然后經過3 648個有效信號后，又輸出14個啞元信號，ICG拉低。利用FPGA邏輯實現(xiàn)上述時序，由ModelSim仿真如圖5所示。

圖5 ModelSim仿真圖

2.3 信號處理模塊

圖6 AD7667時序轉換圖

電路設計如圖7所示，由于CCD的輸出電壓在1.5～3.5 V，而AD7667的模擬輸入電壓變化范圍是0～2.5 V，因此在前端增加分壓電路進行分壓。

圖7 A/D轉換電路設計

2.4 數(shù)據存儲傳輸模塊

CCD的輸出信號為離散的模擬信號，先輸出32個無效信號后，開始輸出3 648個有效的像素信號，之后又輸出14個無效信號。但是數(shù)據在采集的過程中，應該確保各像素在采集的一幀信號中的順序和位置保持一致，從而確保最后測出的光譜的譜線不會發(fā)生左右漂移。CCD傳輸一幀完整的數(shù)據(包括啞元信號)為3 694個16 bit數(shù)據，即7 388 Byte，因此，在確保數(shù)據采集到的像素信號完整的情況下，采集的每幀數(shù)據量約為7 400 Byte。在FPGA內部，利用IP核即異步FIFO模塊來緩存A/D模塊并行輸出的16 bit的數(shù)字量信號[10]。同時，F(xiàn)IFO輸入端口的寫時鐘和寫使能要與A/D輸出信號的時序相匹配，F(xiàn)IFO輸出端口的讀時鐘和讀使能需要與USB讀出速率保持一致。為了滿足通信要求，選用USB2.0[11]作為通信接口，其最高傳輸速率可以達到480 Mbps(60 MByte/s)。由于USB傳輸協(xié)議較為復雜，選用內部集成USB協(xié)議的專用芯片F(xiàn)T2232[12]，可以方便實現(xiàn)USB和并行接口或者雙端串行接口的轉換，同時能夠實現(xiàn)USB向并行FIFO的數(shù)據傳輸轉換。電路設計如圖8所示。

圖8 USB模塊電路設計圖

從啟動光譜數(shù)據采集開始，本設計要求A/D轉換始終保持運行，通過FPGA實現(xiàn)對FIFO寫使能和清零信號的控制，來確保每次FIFO中緩存的第一個數(shù)據是CCD的第一個有效像素，從而保證采集信號的完整性。當FIFO緩存數(shù)據達到一定值后，F(xiàn)PGA向USB接口發(fā)送緩存數(shù)據，同時，在輸出數(shù)據的過程中，確保A/D轉換仍在持續(xù)運行，且FIFO也在持續(xù)緩存數(shù)據，從而確保采集系統(tǒng)的連續(xù)高速采集性。

圖9 系統(tǒng)工作流程圖

3 測試結果

實驗在常溫干燥的暗室進行，避免了周圍環(huán)境光照及溫度變化對實驗結果的影響。為了驗證設計系統(tǒng)的可行性，測試CCD輸出不同波長信號的區(qū)別，設置光積分時間為25 μs，采用示波器對輸出信號直接測量，圖10是中心波長為600、750 nm的輸出信號測試結果。結果表明不同波長的光經過系統(tǒng)后，其對應輸出的電壓值和幅值不同，因此可以通過上位機軟件對不同波長的信號進行區(qū)分。

(a)600 nm

圖11是以上2種波長的光經過上位機處理后的結果，在光強度一定的情況下，波長發(fā)生明顯的右移，上位機顯示的波長值與實際波長一致，因此可以看出結果比較符合預期，但性能有一定的提升空間，主要是由于光學系統(tǒng)的設計還未達到最佳。

(a)600 nm

與傳統(tǒng)的光譜儀相比，本設計系統(tǒng)具有微型化的光學系統(tǒng)，可以實時調整光積分時間，采集速率快，靈敏度高，光譜采集范圍廣，具有很好的應用前景。

4 結論

本設計將CCD驅動模塊、信號處理模塊和數(shù)據存儲傳輸模塊集成到一塊PCB板上，將該模塊與前端光學模塊組合，構成了微型光譜儀。使用穩(wěn)定光源在常溫且干燥的暗室中進行光譜采集實驗，經過實驗測試及結果數(shù)據分析，證明本設計系統(tǒng)具有微型化、可靠性高、穩(wěn)定性好等特點，可以正常、高效地工作。在設計中采用USB2.0實現(xiàn)通信，提高了數(shù)據的傳輸速率，確保了數(shù)據傳輸?shù)膶崟r性及可靠性。同時，針對該CCD設計了頻率和積分時間可調等功能，減少了后續(xù)的工作量，具有廣泛應用的可能性及通用性。