一種基于FPGA的基-8并行脈壓實(shí)現(xiàn)方法

王冬華 孫雪濤

(中國船舶集團(tuán)有限公司第八研究院 南京 211153)

0 引言

隨著雷達(dá)技術(shù)的日益發(fā)展，雷達(dá)已經(jīng)不僅僅局限于目標(biāo)探測，還應(yīng)具備目標(biāo)一維成像、目標(biāo)識別等能力[1]，而目標(biāo)識別對雷達(dá)發(fā)射信號帶寬提出較高的要求，發(fā)射信號帶寬可達(dá)幾百兆，甚至接近G赫茲，中頻信號采樣率和數(shù)字信號數(shù)據(jù)率均大大提高[2]，這種超大帶寬、高數(shù)據(jù)率和大數(shù)據(jù)量的基帶信號處理在數(shù)字下變頻時一般采用并行多相濾波結(jié)構(gòu)，通過利用以“面積換速率”的方式降低FPGA的處理時鐘[3]。但是這種方式輸出的基帶信號由多個并行支路組成，其脈壓實(shí)現(xiàn)方法完全不同于單路信號的脈壓[4]。若通過FPGA內(nèi)部的雙口RAM將并行多路基帶信號存儲下來，再按照支路順序依次讀出并拼接成一路完整的基帶信號，最后按照單支路脈壓方式實(shí)現(xiàn)完整信號的脈壓，這種方法嚴(yán)重浪費(fèi)FPGA的存儲資源，且大大增強(qiáng)了FPGA時序設(shè)計(jì)難度[5]，本文利用多相快速傅里葉變換(FFT)和頻率抽取的逆傅里葉變換(IFFT)，在FPGA中利用頻域脈壓方法，可以不需要對并行基帶信號進(jìn)行緩存，而實(shí)現(xiàn)超大帶寬信號的實(shí)時脈壓處理。

1 并行脈壓實(shí)現(xiàn)

FPGA中實(shí)現(xiàn)脈壓主要有以下兩種方式[6]：第一種方式為時域卷積，利用Matlab產(chǎn)生脈壓系數(shù)，并將其導(dǎo)入FPGA提供的FIR的IP核，實(shí)現(xiàn)基帶信號的脈壓功能；第二種方式為頻域相乘，利用FPGA提供的FFT的IP核，對輸入基帶信號進(jìn)行N點(diǎn)FFT處理，然后與經(jīng)過N點(diǎn)FFT處理的脈壓系數(shù)復(fù)乘，最后利用FFT的IP核實(shí)現(xiàn)N點(diǎn)IFFT處理，從而實(shí)現(xiàn)基帶信號的脈壓功能。

在超大帶寬中頻接收系統(tǒng)中，為了降低模數(shù)變換器(ADC)采樣率及FPGA的處理時鐘，數(shù)字下變頻采用多相濾波結(jié)構(gòu)，若采用時域卷積方式需要消耗大量存儲資源，且FPGA時序設(shè)計(jì)和匹配濾波器設(shè)計(jì)均較為復(fù)雜，因此，時域卷積不適合實(shí)現(xiàn)超大帶寬基帶信號的并行脈壓[7]；頻域相乘方式無需額外消耗由于存儲每個支路的I/Q信號而造成的BlockRAM資源浪費(fèi)，并行各支路采用FFT和頻率抽取IFFT級聯(lián)方式，既有利于確保各支路的實(shí)時運(yùn)算，又易與旋轉(zhuǎn)系數(shù)實(shí)現(xiàn)簡單復(fù)乘，易于實(shí)現(xiàn)并行多路基帶信號的脈壓功能。

1.1 算法架構(gòu)

在超寬帶數(shù)字中頻接收系統(tǒng)中，為了降低FPGA的處理時鐘，一般采用并行多相濾波算法實(shí)現(xiàn)數(shù)字正交下變頻，從而獲得并行多路基帶信號[8]。根據(jù)信號帶寬、前端ADC采樣率及FPGA處理時鐘，可以確認(rèn)并行總支路個數(shù)D。若信號帶寬460MHz，前端ADC采樣率為1.6GHz，若FPGA處理時鐘為200M時鐘，則多相濾波后，將獲得并行D=8路基帶I、Q信號，8路基帶信號同時進(jìn)行并行多相FFT及頻率抽取IFFT處理，實(shí)現(xiàn)各支路的脈壓功能。其算法架構(gòu)如圖1所示。

圖1 并行脈壓算法架構(gòu)

從圖1中可以看出，采用并行脈壓實(shí)現(xiàn)方法可以與多相濾波數(shù)字下變頻算法結(jié)構(gòu)完全契合，不需要對各支路基帶信號進(jìn)行緩存，有效提高超寬帶脈壓實(shí)現(xiàn)的效率。并行脈壓實(shí)現(xiàn)方式與傳統(tǒng)頻域脈壓實(shí)現(xiàn)方式存在差異，并行脈壓實(shí)現(xiàn)方式存在各支路間的重新組合，這是并行脈壓實(shí)現(xiàn)方式的難點(diǎn)。

1.2 基-8多相FFT

設(shè)時域信號為x(n)，經(jīng)過多相濾波數(shù)字下變頻后，獲得8路基帶信號，各支路基帶信號時域表達(dá)式如式1所示。

x0(n)=x(8n),x1(n)=x(8n+1),
x2(n)=x(8n+2),x3(n)=x(8n+3)，
x4(n)=x(8n+4),x5(n)=x(8n+5),
x6(n)=x(8n+6),x7(n)=x(8n+7)

(1)

其中：n=0,1,2,…,N/8-1。直接調(diào)用FPGA內(nèi)部的FFT核對每個支路進(jìn)行N/8點(diǎn)FFT運(yùn)算[9]，各個支路時域的FFT結(jié)果可表示為

X0(k′)=FFT(x0(n)),X1(k′)=FFT(x1(n)),
X2(k′)=FFT(x2(n)),X3(k′)=FFT(x3(n))，
X4(k′)=FFT(x4(n)),X5(k′)=FFT(x5(n)),
X6(k′)=FFT(x6(n)),X7(k′)=FFT(x7(n))。

(2)

其中：k′=0,1,2,…,N/8-1。各支路并行FFT結(jié)果需要重新組合才能獲得并行多相FFT結(jié)構(gòu)，首先產(chǎn)生各支路的旋轉(zhuǎn)系數(shù)，然后各支路并行FFT結(jié)果與對應(yīng)支路的旋轉(zhuǎn)因子相乘，最后各支路再進(jìn)行一次8點(diǎn)FFT運(yùn)算，即可獲得并行多相FFT結(jié)構(gòu)。旋轉(zhuǎn)因子如式3所示。

(3)

其中：i=0,1,2,…,7表示第i個支路，j=0,1,2,…,N/8-1表示第j個FFT點(diǎn)數(shù)。

1.3 脈壓系數(shù)復(fù)乘

頻域脈壓實(shí)現(xiàn)方式需要與經(jīng)過FFT處理的脈壓系數(shù)復(fù)乘，并行多相FFT結(jié)構(gòu)對應(yīng)的脈壓系數(shù)與傳統(tǒng)的單路頻域脈壓系數(shù)生成方式不完全相同。線性調(diào)頻信號對應(yīng)的脈壓系數(shù)僅與信號脈沖寬度、帶寬、數(shù)據(jù)率和脈壓點(diǎn)數(shù)有關(guān)，而上述參數(shù)均為固定參數(shù)，因此脈壓系數(shù)不需要實(shí)時計(jì)算產(chǎn)生，因此可以將生成的脈壓系數(shù)存放在FPGA內(nèi)部BlockRAM中[10-11]。與并行多相FFT相匹配的脈壓系數(shù)生成方式如下步驟：

1)根據(jù)信號脈沖寬度、帶寬、采樣率生成時域I、Q信號；

2)根據(jù)脈沖重復(fù)周期和數(shù)據(jù)率，對步驟1)中生成的I、Q信號做N點(diǎn)FFT處理；

3)將N點(diǎn)FFT處理結(jié)果等分成8段，分別對應(yīng)并行8路FFT支路的8路脈壓系數(shù)。

1.4 基-8頻率抽取IFFT

從圖1中可以看出，要實(shí)現(xiàn)并行多路脈壓功能，需要將每路的頻域信號轉(zhuǎn)換為時域信號，因此需要對每路與脈壓匹配系數(shù)復(fù)乘結(jié)果進(jìn)行IFFT處理，不同于單支路頻域脈壓處理方式，在進(jìn)行并行多路頻率抽取IFFT時，每個支路先與其相對應(yīng)的旋轉(zhuǎn)因子相乘，IFFT過程中旋轉(zhuǎn)因子與式(3)是一對共軛關(guān)系，其表達(dá)式如式(4)所示。

(4)

其中：i=0,1,2,…,7表示第i個支路；j=0,1,2,…,N/8-1表示第j個FFT點(diǎn)數(shù)。

接著各支路再進(jìn)行一次8點(diǎn)IFFT運(yùn)算，最后對每個支路進(jìn)行N/8點(diǎn)IFFT處理，運(yùn)算結(jié)果可以表示為

x0(r)=IFFT(X0(k)),x1(r)=IFFT(X1(k)),
x2(r)=IFFT(X2(k)),x3(r)=IFFT(X3(k))
x4(r)=IFFT(X4(k)),x5(r)=IFFT(X5(k)),
x6(r)=IFFT(X6(k)),x7(r)=IFFT(X7(k))
(k=0,1,…,N/8-1),(r=0,1,…,N/8-1)

(5)

其中：X0(k)…X7(k)表示各支路與旋轉(zhuǎn)因子復(fù)乘后并做8點(diǎn)IFFT結(jié)果。最終可獲得并行8路脈壓結(jié)果。

2 仿真校驗(yàn)

為了進(jìn)一步說明圖1所述并行脈壓實(shí)現(xiàn)方法，設(shè)置仿真參數(shù)：脈沖重復(fù)周期為300μs，脈沖寬度80μs，零中頻信號帶寬230MHz，采樣率800MHz。全量程I/Q信號采樣點(diǎn)數(shù)為300μs×800MHz=240000，對于這種大數(shù)據(jù)量，若在FPGA中采用時域卷積的方法實(shí)現(xiàn)脈壓，其設(shè)計(jì)較為復(fù)雜，且FIR延時很高；若直接采用頻域脈壓實(shí)現(xiàn)的方式，F(xiàn)FT點(diǎn)數(shù)遠(yuǎn)遠(yuǎn)超出了FFT的IP核能夠支持的最大長度，因此，采用并行脈壓實(shí)現(xiàn)方法，多相濾波后8路并行的零中頻I/Q信號，其時域波形如圖2所示。

圖2 多相濾波后零中頻I/Q波形圖

從圖2中可知，并行多相單個支路FFT長度減少至原來串行方式的1/8，并且處理延時與運(yùn)算時間亦縮短至原來的1/8，大大提高處理效率。并行多相實(shí)現(xiàn)脈壓的過程完全不同于單支路脈壓方式，單支路脈壓使用頻域相乘時不存在并行多路FFT結(jié)果之間的重新組合過程，并行多相脈壓每個支路在FFT之后，需要與一旋轉(zhuǎn)因子相乘，其表達(dá)式如式(3)所示，I/Q波形圖如圖3所示。

圖3 各支路旋轉(zhuǎn)因子I/Q波形圖

線性調(diào)頻信號脈壓的匹配系數(shù)與信號帶寬、脈寬、數(shù)據(jù)率和重復(fù)周期有關(guān)[12]。并行多相每個支路的脈壓系數(shù)由串行脈壓系數(shù)等分得到。仿真中一個重復(fù)周期點(diǎn)數(shù)為240000，因此串行脈壓系數(shù)需要做218點(diǎn)FFT，則每個并行支路需要做32768點(diǎn)FFT，如1.3節(jié)所述，首先根據(jù)信號脈沖寬度、帶寬、采樣率生成時域I/Q信號，為了提高脈壓后主副瓣比，需要進(jìn)行時域加窗處理，通常選擇Hamming窗，然后對加窗后的時域信號進(jìn)行218點(diǎn)FFT處理，最后將218點(diǎn)FFT結(jié)果等分成8路即可獲得與每個支路相匹配的脈壓系數(shù)。并行多相各支路與其脈壓匹配系數(shù)相乘求模結(jié)果如圖4所示。

圖4 各支路與其匹配系數(shù)相乘求模結(jié)果示意圖

從圖1的并行脈壓算法架構(gòu)可以看出，頻域到時域的IFFT轉(zhuǎn)換過程與時域到頻域的FFT轉(zhuǎn)換過程是一對共軛對稱關(guān)系，頻率抽取IFFT過程各支路每個距離單元先做8點(diǎn)IFFT處理，再與式(5)旋轉(zhuǎn)因子復(fù)乘，最后每個支路再進(jìn)行32768點(diǎn)IFFT處理，即可獲得8路并行脈沖壓縮結(jié)果，其求模結(jié)果如圖5所示，將各支路信號進(jìn)行組合即可獲得與單支路串行脈壓相同的結(jié)果。

圖5 各支路脈沖壓縮求模結(jié)果波形圖

3 FPGA實(shí)現(xiàn)及應(yīng)用

為了實(shí)現(xiàn)對目標(biāo)的一維距離成像，采用超寬帶雷達(dá)接收系統(tǒng)，數(shù)字收發(fā)模塊由FPGA電路、ADC電路、DAC電路、時鐘電路、電源電路等組成，其中FPGA采用XINLINX公司的kintex-7 系列的xc7v690t，實(shí)現(xiàn)并行多相濾波及并行多路實(shí)時脈壓功能。根據(jù)第1節(jié)所述并行脈壓實(shí)現(xiàn)方法，F(xiàn)PGA程序框架由FFT模塊、旋轉(zhuǎn)因子生成模塊、FFT并行支路合成模塊、脈壓系數(shù)存儲模塊、IFFT并行支路合成模塊、IFFT模塊以及時鐘延遲模塊組成，如圖6所示。

圖6 FPGA實(shí)現(xiàn)并行脈壓程序框架圖

在XX型雷達(dá)上，利用上述方法成功實(shí)現(xiàn)了對試驗(yàn)船只的高分辨距離一維成像，試驗(yàn)結(jié)果如圖7所示，充分驗(yàn)證了該方法的可行性。

圖7 試驗(yàn)船只高分辨一維距離成像

4 結(jié)束語

在超寬帶雷達(dá)接收系統(tǒng)中，數(shù)字下變頻均采用多相濾波結(jié)構(gòu)[13-14]，本文提出的方法能夠與多相濾波實(shí)現(xiàn)流程完美契合，且大大節(jié)省了FPGA的存儲資源，同時對并行脈壓實(shí)現(xiàn)流程進(jìn)行了Matlab仿真，驗(yàn)證了該方法的有效性，最后在XX雷達(dá)上，利用FPGA實(shí)現(xiàn)了對試驗(yàn)船只的高分辨一維距離成像，進(jìn)一步驗(yàn)證了該方法的可行性。