安裝空間受限的北斗接收機電磁干擾分析和解決方法

薛 雯，盧飛平

（上海電控研究所 上海 200092）

1 引言

北斗接收機的工作波段屬于微波波段，傳播模式為空間波，衛(wèi)星到達(dá)地面的標(biāo)準(zhǔn)功率只有-133dBm，容易受到各類來自環(huán)境和設(shè)備內(nèi)部的電磁干擾。隨著電子導(dǎo)航設(shè)備小型化，接收機上的射頻電磁敏感區(qū)與各類數(shù)字時鐘數(shù)字電路這些容易產(chǎn)生電磁干擾的噪聲源靠得越來越近，電磁兼容設(shè)計顯得尤為重要，一個失誤可能就會導(dǎo)致整個接收機無法正常工作。

2 問題的提出

一款新研安裝空間受限的北斗接收機，其原理框圖如圖1所示，屬于典型的模數(shù)混合電路，采用了傳統(tǒng)的模擬地數(shù)字地分割的方法，通過0Ω電阻進(jìn)行了單點接地。接收機與天線用長射頻線纜對天測試時，定位正常。接收機安裝在天線所在的腔體時，接收機與天線之間的空間距離非常近，接收機無法定位，懷疑出現(xiàn)電磁兼容問題。頻譜分析儀接上天線測試接收機帶內(nèi)輻射，發(fā)現(xiàn)底噪被抬高。進(jìn)一步測試發(fā)現(xiàn)接收機地、電源等處都串?dāng)_進(jìn)了62MHz時鐘的諧波，其21次諧波正好落在接收機工作頻段內(nèi)，這些諧波輻射到空間，被距離很近的天線接收，捕獲靈敏度嚴(yán)重下降，接收機無法定位。

圖1 北斗接收機原理框圖

3 電磁干擾理論分析

3.1 噪聲源分析

特定噪聲源有4類：（1）單個網(wǎng)絡(luò)的信號完整性；（2）兩個或多個網(wǎng)絡(luò)間的串?dāng)_；（3）電源和地分配中的軌道塌陷；（4）來自整個系統(tǒng)的電磁干擾和輻射[1]。

時鐘信號單個網(wǎng)絡(luò)的信號完整性問題以及和其他網(wǎng)絡(luò)之間的串?dāng)_問題都可能將時鐘變成噪聲源。

3.2 時鐘指標(biāo)分析

時鐘指標(biāo)一般包括相位噪聲、諧波抑制、雜散抑制等[2]。

時鐘頻率源鎖相環(huán)內(nèi)部的環(huán)路濾波后的輸出信號總是或多或少的包含有鑒相頻率泄漏分量，此泄漏分量加到壓控振蕩器上就會對其信號調(diào)制，形成雜散[3]。

時鐘輸出抖動也是影響時鐘雜散的關(guān)鍵因素。相位噪聲是信號在頻域的度量。在時域，與之對應(yīng)的是時鐘抖動，為了不影響時鐘頻率源，參考時鐘盡量無噪聲，僅具有可能最低的時鐘抖動。

環(huán)路帶寬內(nèi)的相位噪聲，可用公式（1）表示。

F(all)=F(1)+10logf(ref)+20logN （1）

其中F(all)是總的帶內(nèi)噪聲基底，F(xiàn)(1)是芯片鑒相器的歸一化噪聲，f(ref)是鑒相頻率，所以F(1)+10logf(ref)就是鑒相器工作在鑒相頻率下的噪聲，N是分頻比，鑒相頻率越高分頻比越小，所以，總的來說，鑒相頻率越高，帶內(nèi)相位噪聲越好，前提是參考時鐘的相位噪聲不會影響到噪聲基底，也就是說提高時鐘頻率源的鑒相頻率有利于降低相位噪聲。

綜上所述，可以從噪聲源頭上去抑制大部分雜散，也可以選擇時鐘輸出抖動較小的晶振和提高鑒相頻率減少時鐘雜散。

3.3 時鐘信號完整性分析

為了解決EMI問題，除了需要控制時鐘雜散，還需考慮時鐘信號完整性，62M輸出引腳引出的線條與其他兩個芯片相連，連接這3個引腳的每條走線就可以看成屬于同一個網(wǎng)絡(luò)。網(wǎng)絡(luò)不僅包含信號路徑，還包含信號電路的返回路徑[1]。在高頻數(shù)字系統(tǒng)中，高頻信號以參考面作返回路徑，即回流路徑，如果參考面不連續(xù)，信號跨分割，就會帶來諸多的問題，如EMI和串?dāng)_等問題。根據(jù)法拉第定律，該回路會產(chǎn)生變化磁場，變化磁場就會產(chǎn)生電場，所以高頻信號EMI是與回路面積密切相關(guān)的，如果想減少EMI，就必須把回路面積減小。本項目問題設(shè)計中，采用了傳統(tǒng)的模擬地數(shù)字地分割的方法，通過0Ω電阻進(jìn)行了單點接地，導(dǎo)致62MHz時鐘信號跨區(qū)，信號環(huán)路增大，增加了接收機EMI。

4 EMI實測情況分析

當(dāng)出現(xiàn)EMI問題時，首先對射頻電路進(jìn)行了排查，斷開AD芯片和基帶芯片，測試了射頻電路在北斗接收機頻段內(nèi)的帶內(nèi)噪聲情況（測試頻點為B3，中心頻率為1268.52MHz，帶寬為±10MHz），未掃描到任何噪聲抬起的狀態(tài)。其次對AD芯片和基帶芯片進(jìn)行了測試，發(fā)現(xiàn)只要板子的AD芯片和基帶芯片工作，板子的底噪就被抬高，帶內(nèi)干擾諧波非常嚴(yán)重。進(jìn)一步測試發(fā)現(xiàn)，只要62MHz時鐘被接入到AD芯片和基帶芯片中，就會出現(xiàn)大量的干擾諧波（如圖2所示），并且62MHz時鐘由于跨地傳輸?shù)脑?，通過接地串?dāng)_到整個板子，故將問題鎖定在62MHz時鐘上。

北斗接收機上62MHz時鐘信號頻譜和相位噪聲測試結(jié)果如圖3-4所示。從圖3可以看出，62MHz時鐘鎖相環(huán)有2MHz的鑒相頻率泄露非常嚴(yán)重，相對功率非常大。在接收機設(shè)計中，這些雜散信號與其他干擾信號相混頻有可能產(chǎn)生有用信號頻率，從而降低接收機的靈敏度。

圖2 北斗B3頻點帶內(nèi)干擾諧波

圖3 北斗接收機62M時鐘頻譜

圖4 62M時鐘的相位噪聲

5 解決EMI問題的措施

5.1 時鐘電路優(yōu)化

62MHz時鐘是時鐘頻率源鎖相環(huán)生成。為了解決62MHz時鐘的雜散問題，采取了以下兩個措施優(yōu)化時鐘電路。

5.1.1 降低相位噪聲

10MHz參考時鐘為時鐘頻率源鎖相環(huán)參考輸入頻率，該參考時鐘由外部晶振提供，優(yōu)選了相位噪聲較好，即輸出時鐘抖動較小的溫補壓控晶振。并將時鐘頻率源的鑒相頻率從2MHz調(diào)整到10MHz。

EMI輻射、電源噪聲、同步切換噪聲等對時鐘相位噪聲的影響是有邊界的，可以通過電路設(shè)計優(yōu)化把噪聲源消除或大幅降低。所以本文除了優(yōu)化參考時鐘的指標(biāo)外，還采取了電路優(yōu)化措施，將時鐘的供電電路和其他模擬供電進(jìn)行分開供電，并在電源管腳處依次放置0.1uF，0.01uF，100pF的電容，電源輸入處增加了磁珠濾波，時鐘鎖相環(huán)的供電口同樣增加了退耦電容，最大限度濾除電源線上的干擾。大電容的等效串聯(lián)電阻往往較大，而且對高頻噪聲的濾波效果較差，高頻噪聲的抑制需要用小容值的電容。

5.1.2 抑制鑒相頻率泄露

除了優(yōu)化參考時鐘和供電電路外，還外加了鑒相頻率抑制濾波器。在不破壞鎖相環(huán)路穩(wěn)定性的前提下，二階低通有源濾波器對鑒相泄漏及其諧波分量的抑制作用最好[3]。本文在VCO壓控電壓口處設(shè)計了二階低通有源濾波器。

通過以上優(yōu)化設(shè)計及增加二階低通濾波器后，改善后的62M時鐘的鑒相泄露抑制比增加顯著，且相位噪聲也有了改善，如圖5-6所示。

圖5 改善后的62M時鐘鑒相泄露明顯被抑制

圖6 改善后的62M相位噪聲

5.2 時鐘信號完整性優(yōu)化

由于時鐘信號進(jìn)行了跨區(qū)域走線，導(dǎo)致接地平面上被串?dāng)_進(jìn)了62M時鐘，這樣整個板子都可以測到幅度不等的時鐘信號。同時兩層之間的接地噪聲直接添加到時鐘信號，并產(chǎn)生過度抖動。抖動可造成信噪比降低，還會產(chǎn)生干擾諧波。

為了優(yōu)化時鐘串?dāng)_問題，本文對PCB板進(jìn)行了信號完整性分析，摒棄了傳統(tǒng)單點接地的思想，改用統(tǒng)一地，避免由于地平面分割造成的參考平面割裂，如果時鐘導(dǎo)線下方的接地層上有割裂，接地層返回電流必須環(huán)繞裂縫流動。這會導(dǎo)致電路電感增加，而且電路也更容易受到外部場的影響。模擬電路和數(shù)字電路劃區(qū)布局，但使用“統(tǒng)一地”，形成完整的接地平面，僅在射頻部分人工割開一部分銅皮，保護(hù)敏感的射頻部分不受其他數(shù)字電路產(chǎn)生的噪聲干擾。當(dāng)然，沒有任何一種接地方法能始終保證最佳性能。本文根據(jù)所考慮的特定混合信號器件特性提出了接地思路，僅供參考。

6 結(jié)語

由于手持設(shè)備等小型化需求，天線往往和接收機無法進(jìn)行空間隔離，如何讓接收機輻射的噪聲不要影響到帶內(nèi)的信號，確保接收機能正常捕獲從衛(wèi)星上發(fā)出的極其微弱的導(dǎo)航信號，這就需要我們花大量的精力去解決電磁干擾問題。本文從出現(xiàn)EMI問題故障的接收機著手，對噪聲源進(jìn)行了定性分析，將噪聲源定位于時鐘信號，并從理論上對時鐘雜散及時鐘信號完整性進(jìn)行了分析，提出了優(yōu)化時鐘電路的方案，并提出了基于信號完整性分析的“統(tǒng)一地”接地方案，有效地解決了因EMI導(dǎo)致的接收機靈敏度下降的問題。