基于FPGA 的小型化微波發(fā)射系統(tǒng)設(shè)計(jì)*

楊 凱，沈?qū)W靜，張會新*，梁永剛

(1.中北大學(xué)電子測試技術(shù)重點(diǎn)實(shí)驗(yàn)室，山西 太原030051；2.首都航天機(jī)械有限公司，北京100076；3.中國人民解放軍68216 部隊(duì)，北京100076)

隨著空間技術(shù)和飛行技術(shù)的飛速發(fā)展，正確且有效地將飛行器的速度、位置、姿態(tài)等飛行狀態(tài)發(fā)送到基站，有助于飛行器穩(wěn)定地工作[1]。 微波發(fā)射機(jī)作為航天測控系統(tǒng)的核心部件，其技術(shù)發(fā)展水平直接影響著航天測控系統(tǒng)的發(fā)展。 目前，微波發(fā)射機(jī)的主要研究方向主要是小型化、低功耗、高效率的數(shù)據(jù)傳輸。

本文設(shè)計(jì)了一款基于FPGA 的微波頻段發(fā)射機(jī)，采用軟件無線電技術(shù)，通過對數(shù)字信號的矢量正交調(diào)制，對信號進(jìn)行直接上變頻處理，最終實(shí)現(xiàn)小型發(fā)射機(jī)的研制，該發(fā)射機(jī)具有良好的通用性，可以在很寬的頻帶內(nèi)選擇載波頻點(diǎn)。

1 系統(tǒng)整體設(shè)計(jì)

本系統(tǒng)在設(shè)計(jì)時(shí)設(shè)定了以下幾點(diǎn)目標(biāo):(1)設(shè)計(jì)合理，具有通用性并且維護(hù)簡單；(2)系統(tǒng)滿足小型化要求；(3)滿足設(shè)計(jì)時(shí)要求的各項(xiàng)技術(shù)指標(biāo):發(fā)射機(jī)發(fā)射的微波信號頻率小于5 GHz，功率小于12 dBm。

本次設(shè)計(jì)的發(fā)射系統(tǒng)總體結(jié)構(gòu)如圖1 所示。

圖1 系統(tǒng)總體結(jié)構(gòu)圖

主要由數(shù)字基帶模塊(編碼、調(diào)制)、本振模塊、上變頻模塊、天線組成。 FPGA 先對數(shù)字信號進(jìn)行串并轉(zhuǎn)換輸出兩路基帶信號I(t)和Q(t)，然后與本振信號進(jìn)行零中頻的上變頻處理，輸出的微波信號再經(jīng)由濾波和放大，最后由天線發(fā)射出去。 其中采用正交調(diào)制器完成調(diào)制和上變頻兩個步驟，滿足了了小型化的要求。

2 系統(tǒng)硬件設(shè)計(jì)

2.1 數(shù)字基帶模塊設(shè)計(jì)

本模塊利用軟件無線電原理，實(shí)現(xiàn)電路的數(shù)字化，運(yùn)用可編程技術(shù)對基帶信號實(shí)現(xiàn)碼元變換，極性變換，成形濾波等處理，最后得到兩個相位相差π/2的分量，再將數(shù)字信號通過DAC 得到模擬QPSK 基帶信號。

AD9779 是一款采樣速率高達(dá)1 Gsample/s，數(shù)據(jù)寬度為16 bit，高集成度內(nèi)插式雙通道數(shù)模轉(zhuǎn)換芯片，能夠發(fā)生最高達(dá)奈奎斯特頻率的多載波[2]，可以對正交調(diào)制的復(fù)數(shù)數(shù)字調(diào)制以及增益與失調(diào)補(bǔ)償方面進(jìn)行優(yōu)化設(shè)計(jì)，并且輸出與模擬正交調(diào)制器可以無縫連接[3]。 如圖2 所示為DAC 與正交調(diào)制器的接口電路原理圖。

圖2 DAC 與正交調(diào)制器的接口電路

2.2 數(shù)字本振模塊設(shè)計(jì)

本模塊設(shè)計(jì)要求為輸出頻率4 000 MHz，相位噪聲在100 kHz 帶寬處≤105 dBc。 為滿足小型化的要求，數(shù)字本振模塊使用ADI 公司的ADF4106，其具有整數(shù)分頻頻綜、歸一化相噪基底為-223 dBc/Hz，功耗較低的優(yōu)點(diǎn)，是一款性能優(yōu)良的集成數(shù)字鎖相環(huán)頻率合成器，再利用環(huán)路濾波、壓控振蕩器可以形成一個完整的鎖相環(huán)電路[4]。

使用ADI 公司的ADISimPLL 軟件可以對鎖相環(huán)路進(jìn)行環(huán)路濾波器的仿真設(shè)計(jì)。 設(shè)定參考晶振10 MHz，鑒相頻率1 MHz，輸出頻率4 000 MHz。 壓控振蕩器使用ZComm 公司的V844ME05，環(huán)路濾波器使用3CZR 結(jié)構(gòu)，相位裕量取45°，并且環(huán)路的帶寬設(shè)計(jì)決定了鎖相環(huán)校正相位誤差的速度。

如圖3 所示為設(shè)計(jì)的PLL 的電路原理圖，本模塊以此為依據(jù)，進(jìn)行PLL 電路的PCB 設(shè)計(jì)。

圖3 PLL 電路原理圖

表1 所示為所生成原理圖中不同頻率下各個部分所產(chǎn)生的相位噪聲，其中Freq 表示頻率，單位是Hz，total 為總體相位噪聲，VCO 為壓控振蕩器的相位噪聲，Ref 為參考晶振相位噪聲，Chip 為芯片相位噪聲，F(xiàn)ilter 為濾波器的相位噪聲，噪聲單位為dB，可以看出，滿足設(shè)計(jì)要求。

表1 相位噪聲表

2.3 上變頻模塊設(shè)計(jì)

為了滿足小型化要求，本模塊上變頻電路選用ADI 公司推出的一款頻率覆蓋400 MHz ～6 GHz 范圍的寬帶正交調(diào)制器實(shí)現(xiàn)直接上變頻設(shè)計(jì)。ADL5375 需要輸入一路單端的本振LO 信號，和兩路差分基帶信號，本振LO 信號分離為兩路幅度相等，但剛好有90°的相位差的正交信號，這兩路信號會同時(shí)輸入到片內(nèi)兩個混頻器，再將這兩個混頻器的輸出相加，可以得到IQ 上變頻調(diào)制的單端50 Ω輸出信號[5]。 圖4 為ADL5375 的基本連接電路。其中DSOP 引腳為高電平時(shí)，芯片內(nèi)部輸出開關(guān)斷開，無輸出射頻信號；為低電平時(shí)則相反。 輸出信號受控制，增強(qiáng)了電路的智能化。 另外，在布線時(shí)，應(yīng)盡量保證兩路差分對對稱，走線長度一致，降低兩路失調(diào)的概率。

圖4 正交調(diào)制電路

2.4 放大電路設(shè)計(jì)

發(fā)射通道的射頻放大器用于放大正交上變頻之后的射頻信號。 為使放大電路工作于線性放大狀態(tài)，選擇放大器時(shí)，要求Pin，1dB＞0 dBm。 考慮到放大電路后級有射頻走線、合路器、射頻接口等因素引入的信號插損，為獲得指標(biāo)要求的10 dBm 的輸出信號功率，放大器增益必須留有余量。

本模塊射頻發(fā)射前端電路選擇Hittite Microwave公司的功率放大芯片HMC326MS8G。 HMC326MS8G是一種基于雙極性異質(zhì)結(jié)晶體管技術(shù)的MMIC 射頻放大器，其工作頻率處于3.0 GHz～4.5 GHz，飽和輸出功率26 dBm，功率附加效率(μPAE)40%以上，典型輸出壓縮點(diǎn)Pout，1dB為23.5 dBm，可提供增益G ＝21 dB，并設(shè)有增益控制引腳。

由式(1)可得，HMC326MS8G 的輸入壓縮點(diǎn)Pin，1dB為2.5 dBm 左右。 雖然高于輸入0 dBm 的輸入信號，但是輸入功率接近Pin，1dB，器件非線性特性增強(qiáng)，干擾增多。 為此，需要在放大器輸入端增加一π型電阻衰減器，并且考慮阻抗匹配問題，電路如圖5所示。

已知HMC326MS8G 內(nèi)部已集成部分信號匹配電路， 芯片外圍只需連接較少的匹配器件，HMC326MS8G 的外圍電路如圖6 所示。

圖5 π型電阻衰減電路

圖6 放大器外圍電路

3 系統(tǒng)軟件設(shè)計(jì)

3.1 基帶信號處理

本模塊采用Spartan-6 系列FPGA 產(chǎn)生QPSK調(diào)制所需要的基帶信號I(t)和Q(t)，本模塊使用其內(nèi)部集成的輸入串并轉(zhuǎn)換器原語，采用SDR 模式將1 bit 數(shù)據(jù)轉(zhuǎn)換為2 bit 數(shù)據(jù)，圖7 所示為仿真圖。

圖7 I(t)和Q(t)產(chǎn)生的仿真圖

由FPGA 產(chǎn)生的兩路基帶信號I(t)和Q(t)需要經(jīng)過數(shù)字濾波處理，再輸出給正交調(diào)制器。 其作用有兩個，一個是平滑波形效果，提高頻譜的利用率；一個是消除碼間干擾(ISI)[6]。 濾波器形式選用FIR 濾波器，n 階FIR 濾波器輸出公式如下:

式中:n 為濾波器的階數(shù)，h(n)為濾波器的系數(shù)。 N表示將輸入信號及其N-1 個輸入信號輸入濾波器做卷積運(yùn)算，卷積運(yùn)算是將輸入信號先擴(kuò)充為n 點(diǎn)數(shù)據(jù)，然后翻轉(zhuǎn)，并與系數(shù)相乘，最后累加。 通過MATLAB 仿真可以得到FIR 濾波器的系數(shù)，將得出的系數(shù)存儲在coe 文件中，再導(dǎo)入到FPGA 的IP 核中，即可調(diào)用濾波器IP 核[7]。

3.2 數(shù)字本振控制模塊

ADF4106 主要通過模式位的電平差異來使雙模分頻器有兩種分頻模數(shù)P 和P+1。 VCO 的頻率計(jì)算方程式為:

式中:fVCO為本振模塊輸出頻率；P 為雙模分頻器的預(yù)設(shè)模式；B 為13 位計(jì)數(shù)器(3～8 191)；A 為6 位計(jì)數(shù)器(0～63)；fREFIN為外部參考源；R 為參考源信號的分頻比(1 ～16 383)[8]。 根據(jù)指標(biāo)要求，輸出頻率為4 000 MHz，相位噪聲≤-115 dBc/Hz＠100 kHz。已知參考源頻率為10 MHz，設(shè)定ADF4106 的各個參數(shù)如下:參考源信號分頻比R 為10，分頻模數(shù)P為16，分頻比N ＝4 000，由N ＝BP+A，計(jì)算得出B ＝248，A＝32。 因此，R 寄存器預(yù)設(shè)為000028h，N 寄存器預(yù)設(shè)為00f881h，F(xiàn) 寄存器預(yù)設(shè)為4008c2h。 如圖8 所示為送數(shù)時(shí)序。

圖8 送數(shù)時(shí)序

3.3 正交調(diào)制模塊

本模塊采用QPSK 的調(diào)制方法，利用載波的四種不同相位(45°，135°，225°，315°)來表征輸入的數(shù)字信息，調(diào)制器輸入的數(shù)據(jù)是一組由數(shù)字基帶模塊發(fā)出的差分信號[10]。 矢量分析圖如圖9 所示。 可以看出，QPSK 中的一次調(diào)制能夠傳輸2 個信息比特，這些信息比特都是由載波的這四種相位表征的。

圖9 矢量分析圖

由圖可以看出:當(dāng)輸入的數(shù)字碼元為“11”時(shí)，輸出已調(diào)波形Acos(2πfct+π/4)，當(dāng)輸入的數(shù)字碼元為“01”時(shí)，輸出已調(diào)波形Acos(2πfct+3π/4)，當(dāng)輸入的數(shù)字碼元為“11”時(shí)，輸出已調(diào)波形Acos(2πfct+5π/4)，當(dāng)輸入的數(shù)字碼元為“10”時(shí)，輸出已調(diào)波形Acos(2πfct+7π/4)。

4 系統(tǒng)測試與可行性分析

首先采用MATLAB 仿真來驗(yàn)證QPSK 調(diào)制方式的可行性，根據(jù)信噪比對已調(diào)信號加入高斯噪聲數(shù)據(jù)，進(jìn)行星座圖的對比和判決，結(jié)果如圖10 所示。由圖11 能夠觀察到QPSK 誤碼率曲線和誤比特率曲線，其中理論與實(shí)際曲線重疊在一起，并且誤碼率約是誤比特率的兩倍，這種調(diào)制方式是可行的。

圖10 星座圖的對比和判決

圖11 誤碼率和誤比特率的理論和仿真曲線

接著測試上變頻模塊，結(jié)果如圖12 所示。 由于數(shù)字基帶信號頻率為10 MHz，正交調(diào)制的本振信號頻率為4 GHz，電路的輸出信號的頻率為4.01 GHz。測得的結(jié)果如圖所示，其載波抑制能力達(dá)到30 dB，邊帶抑制能力達(dá)到40 dB。

圖12 輸出信號頻率為4.01 GHz 時(shí)的頻譜和相噪圖

5 結(jié)論

本文設(shè)計(jì)了一款基于FPGA 的微波頻段發(fā)射機(jī)，采用軟件無線電思想，對數(shù)字信息進(jìn)行矢量正交調(diào)制，輸出頻率4 GHz、功率10 dBm 的微波信號。該系統(tǒng)頻率變換一步到位，干擾信號較少，所用器件較少，便于電路集成。 這種小體積、低成本方案，具有很強(qiáng)的通用性和良好的互通性，可以廣泛運(yùn)用于航天測試系統(tǒng)中。