占空比可調(diào)的方波數(shù)字信號源電路設(shè)計(jì)*

呂棟騰

(陜西國防工業(yè)職業(yè)技術(shù)學(xué)院，陜西 西安 710300)

0 引言

在自動控制系統(tǒng)中，方波信號的應(yīng)用非常廣泛，通?？勺鳛橐环N標(biāo)準(zhǔn)信號在電子電路、測試儀器中進(jìn)行性能試驗(yàn)或者物理量檢測[1]。方波由基頻加奇次諧波組成，奇次諧波的豐富程度和諧波之間的相位關(guān)系會影響方波的產(chǎn)生。方波的占空比簡單來講是指電路被接通的時(shí)間占整個(gè)工作周期的百分比，它可以是0～100%之間的任意值。通過控制方波的占空比，配合高精度的傳感器，可實(shí)現(xiàn)復(fù)雜控制系統(tǒng)的閉環(huán)控制。本次設(shè)計(jì)以MAX+PLUSII作為開發(fā)平臺，采用VHDL語言編程，CPLD為主要載體來實(shí)現(xiàn)占空比可調(diào)的功能測試。

1 方波電路的設(shè)計(jì)方法

本次設(shè)計(jì)的電路系統(tǒng)是一個(gè)高電平和低電平分別可以調(diào)整的數(shù)字信號源電路，用于控制3 000 V高壓電源對電容的充放電，輸出頻率為0.3 Hz～3 Hz，輸出電平要和TTL電平兼容。方波電路常見的設(shè)計(jì)方法有模擬電路、單片機(jī)和專用邏輯電路ASIC三種方法。模擬電路的方法通過壓控振蕩電路得到不同頻率的方波，但其抗干擾能力差，難以通過上位機(jī)控制。單片機(jī)可以得到穩(wěn)定度高的脈沖，但如果脈沖周期不是時(shí)鐘信號的整數(shù)倍時(shí)，需要重新編寫程序。專用邏輯電路ASIC的方法是通過硬件電路設(shè)計(jì)，得到連續(xù)可調(diào)的不同頻率的方波信號[2]。

通過比較我們發(fā)現(xiàn)，由于是數(shù)字集成電路，ASIC具有較高的穩(wěn)定性，可根據(jù)具體的邏輯要求來設(shè)計(jì)，便于用微機(jī)控制，而且應(yīng)用較為簡便且現(xiàn)場可調(diào)。故本次設(shè)計(jì)的方波數(shù)字電路硬件方面使用Altera公司的CPLD器件，采用這種專用邏輯電路設(shè)計(jì)的方波發(fā)生器不僅可以縮小控制電路的規(guī)模，而且還可以提高系統(tǒng)的穩(wěn)定性。軟件應(yīng)用環(huán)境為MAX+PLUSII，使用VHDL語言編程并寫入CPLD，采用電路模塊合成的概念，提高了程序調(diào)試和系統(tǒng)的仿真速度[3]。

2 方波電路的系統(tǒng)結(jié)構(gòu)

系統(tǒng)的功能就是產(chǎn)生一組占空比可調(diào)的方波。由鍵盤輸入信號，經(jīng)過同步消抖電路消除抖動進(jìn)入控制器，控制器的z端口輸入六位二進(jìn)制數(shù)，用來控制高電平的持續(xù)時(shí)間；f端口同樣也輸入六位二進(jìn)制數(shù)，用來控制低電平的持續(xù)時(shí)間，由此生成占空比可調(diào)的方波。經(jīng)消抖處理后的信號，再經(jīng)過分位電路，將六位二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制BCD碼，通過7段譯碼電路，將每個(gè)端口的輸入信號用十進(jìn)制數(shù)顯示在數(shù)碼管上。方波電路結(jié)構(gòu)如圖1所示。對于Altera的CPLD進(jìn)行編程使用ByteBlasterMV并口下載電纜，由并口下載電纜將計(jì)算機(jī)中的配置信息傳送到PCB板FLEX器件中，實(shí)現(xiàn)對FLEX系列器件的配置重構(gòu)，并且可以對MAX 7000等器件進(jìn)行編程[4]。

圖1 方波電路結(jié)構(gòu)圖

3 方波電路的仿真及調(diào)試

該方波數(shù)字電路選用的CPLD器件為Altera公司所生產(chǎn)的MAX 7000系列中的EPM7128SLC84-15芯片。在MAX+PLUSII軟件開發(fā)環(huán)境下進(jìn)行程序的編譯、電路系統(tǒng)的綜合布局和優(yōu)化、功能和時(shí)序的仿真。系統(tǒng)軟件設(shè)計(jì)采用自頂向下的模塊化設(shè)計(jì)，各子模塊都采用VHDL描述，這樣便于在其他設(shè)計(jì)中把整個(gè)子系統(tǒng)作為一個(gè)模塊來調(diào)用[5]。在具體設(shè)計(jì)過程中，對各子模塊單獨(dú)進(jìn)行編程并仿真驗(yàn)證。

3.1 控制模塊

控制模塊是主模塊，能夠產(chǎn)生占空比可調(diào)的方波，通過6位二進(jìn)制數(shù)來控制高、低電平的持續(xù)時(shí)間。此模塊有一個(gè)基準(zhǔn)時(shí)鐘clk，兩個(gè)輸入端口z、f和一個(gè)輸出端口q。z、f分別控制高電平、低電平的維持時(shí)間。PUL模塊符號如圖2所示，控制模塊PUL的仿真波形如圖3所示。

圖2 PUL模塊符號圖 圖3 控制模塊PUL的仿真波形圖

3.2 同步消抖電路

輸入信號由按鍵電路產(chǎn)生，一般按鍵電路在使用過程中，因?yàn)榘粹o在閉合和斷開的瞬間會產(chǎn)生微弱的電弧信號，系統(tǒng)會將此毛刺信號誤判為另一次輸入信號，而毛刺信號會影響系統(tǒng)的有效輸出，所以在此次設(shè)計(jì)中我們增加了同步消抖電路，以消除毛刺信號的影響和電路系統(tǒng)的誤操作。DOU模塊符號如圖4所示，仿真波形如圖5所示。

圖4 DOU模塊符號圖 圖5 消抖模塊DOU的仿真波形圖

3.3 分位電路

在進(jìn)行7段數(shù)碼管譯碼前，需要將輸入端口的數(shù)分解成單獨(dú)的十進(jìn)制數(shù)。FENWEI模塊符號如圖6所示，分位模塊的仿真波形如圖7所示。

圖6 FENWEI模塊符號圖 圖7 分位模塊仿真波形圖

3.4 7段譯碼電路

該電路選用共陰極的7段數(shù)碼管顯示。共陰極數(shù)碼管在使用過程中，公共引腳需要正確接地。只要給相應(yīng)的引腳加上高電平，就可以點(diǎn)亮這段數(shù)碼管進(jìn)行顯示。7段數(shù)碼管中的7個(gè)發(fā)光二極管和一個(gè)小數(shù)點(diǎn)指示發(fā)光二極管對應(yīng)10個(gè)引腳中的8個(gè)，剩下的2個(gè)引腳對應(yīng)2個(gè)公共接地端K。模塊BCD符號如圖8所示，仿真波形如圖9所示。

圖8 BCD模塊符號圖 圖9 譯碼模塊仿真波形圖

4 結(jié)束語

電路系統(tǒng)在調(diào)試仿真結(jié)束后，還可使用MAX+PLUSII的時(shí)間分析功能來分析設(shè)計(jì)編譯后合成的性質(zhì)。將電路設(shè)計(jì)文件轉(zhuǎn)換成供下載用的輸出文件，例如*.pof文件與*.sof文件。通過對各模塊的延遲矩陣分析可達(dá)到最佳布局規(guī)劃。相比由傳統(tǒng)模擬電路RLC或者RC電路構(gòu)成的方波發(fā)生器，這種利用CPLD的數(shù)字電路設(shè)計(jì)方法，控制精度高且修改靈活。需要注意的是在邏輯綜合過程中，系統(tǒng)優(yōu)化的許多約束條件是相互關(guān)聯(lián)的，須反復(fù)設(shè)定約束條件，以減小芯片設(shè)計(jì)面積和功耗[6]。通過綜合調(diào)試，該電路系統(tǒng)工作可靠、輸出性能良好，對占空比可調(diào)的方波數(shù)字信號電路設(shè)計(jì)有一定的借鑒意義。