正激有源箝位技術應用于高效率低紋波開關電源設計

耿仁寶 丁偉 邵兵

（中國電子科技集團公司第四十三研究所 安徽省合肥市 230088）

1 引言

目前在對噪聲比較敏感的電子系統(tǒng)中，通常采用輸出噪聲電壓較低的線性電源進行供電，但線性電源存在效率低下的缺點。隨著整機系統(tǒng)的快速發(fā)展，電子系統(tǒng)對高轉換效率和超低輸出紋波的開關電源有著越來越強烈的使用需求。本文設計的高效率、低紋波開關電源同時具有較高的轉換效率和超低輸出電壓紋波這兩種優(yōu)點，為整機系統(tǒng)提供了高效率、低噪聲、高可靠的二次電源。

2 電路方案設計

本文所要完成的電路，主要技術指標要求如表1所示。設計采用正激有源箝位技術，實現(xiàn)高效率、低紋波的小體積開關電源設計。

表1：主要技術指標要求

2.1 正激有源箝位拓撲分析

正激有源箝位拓撲軟開關技術，相比傳統(tǒng)單端復位如RCD 箝位、線包復位和諧振復位性能要好，有源箝位技術有很多優(yōu)點。

（1）它不需要附加繞組或有能量損耗的電路進行磁復位；

（2）有源箝位拓撲能夠儲存并利用寄生參數(shù)中的能量，提升效率；

（3）主MOS管電壓應力較低且能在零電壓開關，可減少EMI電磁干擾及降低輸出紋波；

（4）有源箝位拓撲的占空比可以大于50%，變壓器磁芯的利用率高。

綜合考慮有源箝位拓撲以上優(yōu)點，本文優(yōu)選有源箝位軟開關技術來實現(xiàn)高效率、低噪聲開關電源，在具體應用時通過參數(shù)優(yōu)化設計可獲得較高的整體性能。

2.2 正激有源箝位主要方式

正激有源箝位拓撲根據(jù)箝位電路不同，可分為低端箝位和高端箝位，如加在主開關管兩端則是低端箝位，電路如圖1。如箝位電路加在變壓器初級兩端則是高端箝位，電路如圖2。

從圖1和圖2可以看出，不同的箝位方式電路不一樣，主要影響箝位電容的容值、耐壓及柵極驅動電路，兩種方式的對比情況如表2所示。

圖1：低端箝位電路圖

圖2：高端箝位電路圖

從表 2可看出，低端箝位與高端箝位這兩種箝位方式的主開關MOS管電壓應力、箝位電容電壓相同，高端箝位輔助開關管需采用 N溝道 MOS管，低端箝位需采用的 P溝道 MOS管，但高端箝位輔助開關管為浮地高端驅動，需要另加電路進行高端驅動，該驅動電路較復雜，因此本電路設計采用低端箝位方式。

表2：低端與高端箝位對比表

2.3 低端有源箝位原理

正激低端有源箝位拓撲電路原理如圖3所示。正激有源箝位變換器拓撲與傳統(tǒng)的單端正激變換器拓撲基本相同，有源箝位電路由有源器件主功率MOS管QMAIN（帶反并二極管）、有源箝位P型MOS管QAUX和箝位電容CCL組成，省去了傳統(tǒng)正激變換器的磁恢復電路。開關管QMAIN和QAUX工作在互補狀態(tài)。為了防止開關管QMAIN和QAUX共態(tài)導通，兩開關管的驅動信號間需留有一定的死區(qū)時間，具體電路原理圖詳見圖3所示。

圖3：正激低端有源箝位電路原理圖

主要原理是：當主功率MOS管QMAIN導通時，輸入電壓全部加在變壓器勵磁電感上，此過程為功率傳輸階段；當輔助開關管QAUX導通時，箝位電壓加在勵磁電感上的電壓和 QMAIN開通時相反，這個階段為變壓器復位階段；低位箝位的特殊之處是輔助開關管 QAUX，因為體二極管的方向原因，只能放置P溝道MOS管，在QMAIN關閉，QAUX開通期間，需要加入一定的死區(qū)時間，在死區(qū)時間內，電流仍然留過輔助MOS的體二極管QAUX或主MOS管QMAIN，此階段為諧振階段，具備零電壓（ZVS）開關的條件。

單端正激有源箝位技術具有低的開關電壓應力，主MOS管電壓被箝位在一定的范圍內，與此同時有源箝位ZVS（零電壓開關）技術可以有效提高效率以及可以減少開關電源EMI干擾，正激有源箝位電路拓撲可達到的效率較高、輸出紋波較小，對于高效率、低紋波、小體積開關電源具有一定的優(yōu)勢，通過優(yōu)化參數(shù)設計，可達到較高綜合性能。

3 主要電路參數(shù)設計

3.1 變壓器參數(shù)設計

對開關電源來說，變壓器的設計是關鍵部分，也較為復雜。首先根據(jù)已知參數(shù)確定磁芯材料的類型、形狀、體積、繞組的線徑和匝數(shù)，再利用下面的公式（1）可計算變壓器原邊繞組的匝數(shù)Np為：

再利用下面的公式（2）計算副邊繞組的匝數(shù)Ns為：

式中：

f—開關頻率(Hz)

Ae—有效磁路面積(mm2)

Vo—輸出電壓(V)

VINmin—輸入電壓最小值(V)

Dmax—脈沖導通最大占空比

Bw—工作磁通密度(T)

通過上述公式可計算出變壓器的原、副邊匝數(shù)，然后再根據(jù)實際試驗進行具體優(yōu)化。設計開關電源頻率f為300kHz，Dmax為0.6，產(chǎn)品選用天通控股公司TPW33-PQ20/7磁芯。通過以上公式計算，可得變壓器初級為4匝，次級2匝。

3.2 主MOS管參數(shù)設計

忽略變壓器漏感，低位箝位關系可以用變壓器的勵磁電感伏秒平衡原理來推導。

由公式（3）可推導出公式（4）如下。

式中：

VIN—輸入電壓(V)

D—PWM脈沖占空比

Vc—箝位電壓(V)

通過以上公式計算可得，主MOS管的最大電壓應力在57V左右。在實際電路設計中，需保證主MOS管的可靠工作，主MOS管電壓應力參數(shù)需要進行一定降額，設計選用美國IR公司IRF6662型功率MOS管2只并聯(lián)使用，該器件VDS電壓能力為100V，ID電流能力為8.3A，導通電阻RDS(on)為17.5m?，Qg為15nC，可滿足使用要求。

3.3 有源箝位電容參數(shù)設計

有源箝位電路原理圖如圖4所示，為低端有源箝位結構，主要由有源箝位管QAUX，主開關管QMAIN，箝位電容CCL組成。電容C1和二極管D1實現(xiàn)PWM控制器輸出波形的電平位移來驅動P溝道的有源箝位管。

圖4：有源箝位電路原理圖

根據(jù)圖4，當主開關管開通時，變壓器的激磁電流IMAG+為：

當開關管關斷時，變壓器的激磁電流IMAG-為：

等式（5）和（6）中，LMAG為變壓器的激磁電感，D為占空比，T為開關電源周期。

當電路平衡時，變壓器的正負激磁電流應相等，即IMAG+=IMAG-，所以當主開關管關斷時，箝位電容電壓VCL為：

公式（7）是假設箝位電容上的電壓為恒定值，實際上箝位電容CCL和激磁電感LMAG構成LC諧振電路，假設LC諧振電路的振蕩周期遠遠大于關斷時間toff_max，即：

為了計算出箝位電容，假設LC諧振電路的振蕩周期大于10倍的關斷時間，那箝位電容可計算為：

通過公式（7）計算，再考慮一定的降額，設計選用耐壓為100V的片式瓷介電容CT41G-1210-X7R-100V-0.22μF-K(N)，2只并聯(lián)使用。

3.4 輸出電感參數(shù)設計

開關電源中輸出濾波電路的主要作用是將輸出整流級的直流脈沖電壓轉換成直流電壓，濾波電路中的L和C取值越大，越有利于減小電路的紋波。

設計電感紋波電流的峰峰值為輸出電流的10%，依據(jù)公式（10）可計算輸出電感值。

中：VO—輸出電壓(V)

IO—輸出電流(A)

Dmin—最小占空比

f—開關頻率(Hz)

當輸出電感取大時，輸出電感的紋波電流會變小，整流管的開關損耗也會減小，電源輸出紋波也會小，但在實際電路設計中，輸出電感一般受體積和成本的限制，取太大也不實際。此外，輸出電感和輸出電容還和整個電源模塊的閉環(huán)穩(wěn)定性有關，太大的輸出電感于系統(tǒng)的動態(tài)性能也不利。產(chǎn)品實際選用天通控股公司TPW33-ER18/6-A100磁芯，通過計算可得電感量約為3.6uH，取6匝。

3.5 輸出電容參數(shù)設計

輸出電容的設計一般由輸出電壓紋波峰峰值?VO來確定，如?VO選小時，也就意味著需要更大的輸出電容，具體值可根據(jù)公式（11）來計算，最小輸出電容值取決于輸出紋波電壓?VO值具體設計公式如下。

式中：?VO—輸出電壓峰峰值(V)

?ILO—輸出電流峰峰值(A)

f—開關頻率(Hz)

公式（11）式計算的輸出電容值為理論計算值，同時還應考慮輸出電容的ESR情況，取?VO為10mV，經(jīng)計算，實際輸出電容取為1800μF，采用多種電容器進行并聯(lián)。

3.6 同步整流設計

為提高效率降低損耗，采用同步整流技術已成為低電壓、大電流輸出開關電源的一種必然手段，采用同步整流MOS管的導通電阻和直流壓降相比于傳統(tǒng)的肖特基二極管都會大大降低，整流損耗會顯著減小，次級同步整流電路原理如圖5所示。

圖5：次級同步整流電路原理圖

對于一個5.5V/8A輸出的開關電源，傳統(tǒng)的肖特基二極管整流電路壓降大于0.4V，而采用同步整流技術時，如選用耐壓30V的同步整流MOS管，該MOS管導通電阻RDS(on)僅1.3mΩ，相應同步整流MOS管的直流壓降僅為0.0104V，整流損耗會得到顯著降低。

產(chǎn)品實際選用美國IR公司N型功率MOS管IRF6726MPBF，2只并聯(lián)使用。該MOS管VDS電壓能力為30V，ID電流能力為32A，導通電阻RDS(on)為1.3m?，Qg為51nC。

4 樣品達到的性能

根據(jù)參數(shù)計算進行實際產(chǎn)品調試，設計的樣品經(jīng)測試，各項性能良好，開關電源主MOS管在不同輸入電壓條件下的漏極波形詳見圖6、圖7、圖8所示。

圖6：主MOS管漏極電壓波形圖1

圖7：主MOS管漏極電壓波形圖2

圖8：主MOS管漏極電壓波形圖3

圖6為VIN=28V，Io=8A時主MOS管漏極波形，漏極電壓約為51V，波形清晰無尖峰。

圖7為VIN=20V，Io=8A時主MOS管漏極波形，漏極電壓約為53V，波形清晰無尖峰。

圖8為VIN=40V，Io=8A時主MOS管漏極波形，漏極電壓約為59V，波形清晰無尖峰。

輸出電壓紋波波形如圖9所示，測試條件為VIN=28V，Io=8A，帶寬20 MHz，不外加測試電容測試，從紋波測試波形可以看出，輸出紋波幅值很小。

圖9：輸出電壓紋波圖

樣品實測指標詳見表3。

表3：主要技術指標達到水平

從表3可以看出，該開關電源主要技術指標性能良好，滿足技術指標要求，具有效率高、紋波小的顯著特點。

5 結論

本文介紹了一種基于正激有源箝位技術的高效率、低紋波開關電源設計，該開關電源模塊采用正激低端有源箝位技術，通過電路拓撲方案設計、變壓器設計、元器件參數(shù)優(yōu)化設計等，實現(xiàn)了開關電源的高效率、低紋波、高可靠設計。