一種結(jié)構(gòu)簡單的寬溫度范圍、高精度CMOS 基準(zhǔn)源

楊見輝， 閆 江， 孫建民， 李 寬

（1 貴州大學(xué) 大數(shù)據(jù)與信息工程學(xué)院， 貴陽 550025； 2 北方工業(yè)大學(xué) 電子信息工程學(xué)院， 北京 100144）

0 引 言

隨著現(xiàn)代集成電路的迅速發(fā)展，微電子設(shè)備進(jìn)入了人類生活的方方面面。 電壓基準(zhǔn)源是集成電路中的一個(gè)重要單元模塊，集成電路通常利用帶隙電壓基準(zhǔn)源模塊來為其他子模塊提供精確的電壓［1］。電壓基準(zhǔn)源好壞不僅影響電路系統(tǒng)的性能，甚至?xí)p壞整個(gè)電路。 如今的集成電路越來越微型化，電壓也越來越低，一個(gè)好的基準(zhǔn)電壓源的設(shè)計(jì)需求正日益凸顯，目前，大部分傳統(tǒng)帶隙基準(zhǔn)電壓源只能產(chǎn)生1.25 V 左右的電壓，難以滿足現(xiàn)代微電子行業(yè)的低壓要求。 因而，設(shè)計(jì)一個(gè)好的帶隙基準(zhǔn)電壓源具有重要的現(xiàn)實(shí)意義［2］。 基準(zhǔn)源是為了獲得一個(gè)與電源電壓、溫度和工藝參數(shù)都無關(guān)的穩(wěn)定的輸出［3］。 目前國內(nèi)外的學(xué)者主要研究基準(zhǔn)源的溫漂系數(shù)、線性調(diào)制率及高電源抑制比PSRR等性能。由于傳統(tǒng)banba 結(jié)構(gòu)基準(zhǔn)精度差，電源抑制比較低，溫度范圍也比較窄，使得基準(zhǔn)電路結(jié)構(gòu)變得復(fù)雜化，雖然也可采用校準(zhǔn)機(jī)制來改善精度問題，但卻會(huì)導(dǎo)致成本上升。 針對上述結(jié)構(gòu)的優(yōu)缺點(diǎn)，本文提出了一種新型基準(zhǔn)結(jié)構(gòu)。

本文使用130 nmCMOS 工藝平臺，設(shè)計(jì)了PTAT電流產(chǎn)生電路和電流鏡核心結(jié)構(gòu)，使整個(gè)電路結(jié)構(gòu)變得非常簡單，使用的CMOS 管也比較少，大大節(jié)約了芯片面積，同時(shí)達(dá)到低溫漂要求，實(shí)現(xiàn)了超寬頻帶下高電源抑制比以及寬溫度范圍。 本文基準(zhǔn)源電路簡單實(shí)用，能夠應(yīng)用到大多數(shù)的微型電子設(shè)備上。

1 電路原理

為了提高電源抑制比，本文先設(shè)計(jì)PTAT 電流源作為緩沖，再將PTAT 電流源連接到基準(zhǔn)電壓輸出電路，這樣當(dāng)電源干擾電壓經(jīng)過PTAT 電流源的緩沖減小，對基準(zhǔn)電壓輸出電路的影響就非常小，達(dá)到高電源抑制比特性。

傳統(tǒng)帶隙基準(zhǔn)源的基本原理是設(shè)計(jì)具有相反溫度特性的電壓按一定比例求和，往往包含啟動(dòng)電路、正溫度、負(fù)溫度電壓電路、求和電路，極為復(fù)雜，為了降低設(shè)計(jì)結(jié)構(gòu)復(fù)雜度，本文中采用反向設(shè)計(jì)法。 具有電流溫度特性的NMOS 管的連接方式如圖1 所示。以二極管方式連接的NMOS 管漏源電流溫度特性如圖2 所示。 在處于亞閾值區(qū)穩(wěn)壓飽和狀態(tài)下（VGS_sub ＝VDS ＝ VDD ＜VTH）， NMOS 管的漏源電流（ID） 在-40 ℃～+155 ℃溫度范圍內(nèi)與溫度呈現(xiàn)正相關(guān)特性。 通過反向設(shè)計(jì)思想，只要設(shè)計(jì)出一個(gè)與圖2溫度特性相似的、與絕對溫度成正比（proportional to absolute temperature，PATA）的電流ID，再將這種溫度特性的電流流入以二極管方式連接的NMOS 管獲得零溫度系數(shù)、高抑制比的柵源電壓（VGS）。

圖1 以二極管方式連接的NMOS 管Fig.1 NMOS tube connected by the diode

圖2 以二極管方式連接的NMOS 管漏源電流溫度特性Fig.2 Drain-source current temperature characteristics of NMOS tube connected by the diode

圖1 中，CMOS 管工作在亞閾值區(qū)，其柵源電壓可表示為：

其中，熱電壓VT ＝KT／q；μ為電子遷移率；VTH為閾值電壓；m為亞閾值斜率；T為絕對溫度；W／L是溝道長比；K是玻爾茲曼常數(shù)。

PTAT 電流產(chǎn)生電路如圖3 所示。

圖3 PTAT 電流源Fig.3 PTAT current source

在圖3 中，MOS 管均工作于亞閾值區(qū)，可得出以下方程：

式（4）中，K為鏡像比例。 因式（2）、式（3）組成的方程為超越方程，一般很難求出IPTAT的解析解，于是本文尋求一種近似解代替。 設(shè)計(jì)的電流源IPTAT（藍(lán)線）與圖1 電流ID（紅線）的溫度特性如圖4 所示。 在圖4 中，可看出相同柵源電壓下本文設(shè)計(jì)電流源IPTAT的溫度特性與圖1 的電流ID的溫度特性在一定溫度范圍內(nèi)幾乎一致，因此可以采用式（1） 近似解析式來代替式（4） 電流IPTAT解，可得：

圖4 設(shè)計(jì)的電流源IPTAT（藍(lán)線）與圖1 電流ID（紅線）的溫度特性Fig.4 The temperature characteristics of the designed current source IPTAT（blue line） and the current ID（red line） in Fig.1

2 電路結(jié)構(gòu)

本文設(shè)計(jì)的CMOS 電路結(jié)構(gòu)如圖5 所示。 僅僅只有3 個(gè)部分。 第一個(gè)部分為啟動(dòng)單元，中間部分為PTAT 電流獲得電路，右邊部分為基準(zhǔn)電壓輸出電路。整個(gè)電路除了一個(gè)電阻R1，其余器件均為CMOS 管?？梢钥闯鲈摻Y(jié)構(gòu)簡單清晰，沒有正負(fù)溫度特性電壓產(chǎn)生電路，也無復(fù)雜求和電路結(jié)構(gòu)，易于集成實(shí)現(xiàn)。

圖5 基準(zhǔn)電壓源電路Fig.5 Reference voltage source circuit

2.1 電路啟動(dòng)分析

由于該P(yáng)TAT 電流產(chǎn)生電路部分在上電后可能出現(xiàn)電流為零的狀態(tài)，導(dǎo)致基準(zhǔn)輸出電路不能正常工作。 為了使基準(zhǔn)電壓源能夠輸出穩(wěn)定的基準(zhǔn)電壓，在圖5 中，NM1和NM2管組成啟動(dòng)電路確保整個(gè)電路正常工作。

當(dāng)電路上電后，啟動(dòng)電路開始工作。 剛上電時(shí)，由于8 個(gè)NM1管處于串聯(lián)狀態(tài)，因此全部導(dǎo)通，每個(gè)NM1管的柵源電壓及漏源電流都一樣。 同樣在剛上電時(shí)，NM2的源極和NM3的漏極處于同一零電位。 由于NM1導(dǎo)通后分壓，使得連接的NM2柵極存在一定電壓，進(jìn)而NM2導(dǎo)通，NM2的漏源電流流入NM3的漏極和NM4的柵極，因?yàn)镹M4柵源之間存在電容，NM4的柵源電壓隨著電流的流入會(huì)逐漸升高到VTH4，導(dǎo)致NM4導(dǎo)通，NM4的漏源電流流過電阻R1，使R1兩端電壓升高到VTH3，NM3導(dǎo)通。 在NM3和NM4導(dǎo)通后，整個(gè)IPTAT產(chǎn)生電路處于正常工作狀態(tài)。 因NM3管的漏源電壓VDS3存在，使得NM2管的源極電壓上升，柵源電壓VGS2＜VTH2，NM2不再工作。

2.2 PTAT 電流獲得電路

在圖5 中，電阻R1與PM1，PM2，NM3，NM4管一起組成了PTAT 電流獲得電路。 此四個(gè)MOS 管全部工作在亞閾值區(qū)，因而產(chǎn)生電流IPTAT可用式（5）表示。

2.3 電流鏡技術(shù)

由圖5 可知，PM1和PM3管構(gòu)成電流鏡。 因此，PM3和NM5管是PM1和PM2管電流的K倍，忽略溝道調(diào)制效應(yīng)，因此可得：

通過設(shè)置合適的鏡像比例，一個(gè)具有正溫度特性的電流被轉(zhuǎn)移到NM5管中。

2.4 核心基準(zhǔn)電路分析

PM1-PM3，NM3-NM5和R1組成了核心基準(zhǔn)電路。 基準(zhǔn)源的基本原理是將IPTAT通過電流鏡技術(shù)轉(zhuǎn)移到以二極管方式連接的NM5管，再調(diào)整NM5管的W／L值，獲得與溫度系數(shù)為零的基準(zhǔn)源。 電路工作時(shí)，整個(gè)IPTAT產(chǎn)生電路處于負(fù)反饋工作狀態(tài)。 當(dāng)電源電壓上升，NM3和NM4的漏源電流增大，則VGS3增大，NM4的源極電位上升，帶來VGS4減小，使得NM4的漏源電流減小，達(dá)到負(fù)反饋效果，使電流穩(wěn)定，利于提高抑制比。

以二極管方式連接的NM5管工作在亞閾值區(qū)時(shí)的VGS的表達(dá)式可由式（1） 推得：

將式（5）帶入式（8）可得：

可見在式（9）中，VREF≈VGS_sub， 其中VGS_sub為圖1 中固定不變的電壓。 于是根據(jù)式（9）只要慢慢調(diào)整PM1，PM2，PM3和NM5管的W／L，一個(gè)穩(wěn)定的VREF就可以得到實(shí)現(xiàn)。VREF受IPTAT控制，電源的交流干擾途徑為：電源電壓—IPTAT—VREF。 因IPTAT本身對電源有很高的抑制，所以在基準(zhǔn)電壓輸出處，電源的交流干擾能被更好地抑制。

3 仿真結(jié)果

本文基準(zhǔn)電壓電路在130 nm CMOS 工藝平臺下進(jìn)行設(shè)計(jì)和仿真驗(yàn)證。

3.1 溫度特性

在電源電壓為2.3 V、-40 ℃～155 ℃條件下，圖6 展示了該電路輸出電壓的變化情況。 該輸出電壓平均值為562 mV，可以看出輸出電壓最大波動(dòng)幅度只有1.32 mV，溫漂系數(shù)為12.0×10-6／℃。

圖6 基準(zhǔn)輸出電壓的溫度特性曲線Fig.6 Temperature characteristic curve of reference output voltage

3.2 電源電壓特性

基準(zhǔn)輸出電壓隨電源電壓的變化如圖7 所示。由圖7 可知，在電路為27 ℃的溫度下，當(dāng)電源電壓是2.2～2.5 V 的某一電壓時(shí)，輸出電壓也在561.5 mV 至560.9 mV 的范圍，相應(yīng)的線性調(diào)整率為2 mV／V。

圖7 基準(zhǔn)輸出電壓隨電源電壓的變化Fig.7 Reference output voltage changes with power supply voltage

3.3 電源抑制比PSRR

圖8 為本文提出的基準(zhǔn)電壓源電路的PSRR仿真曲線。 由圖8 可以看出，在很寬的頻帶范圍內(nèi)PSRR保持穩(wěn)定且擁有極為理想的數(shù)值，PSRR一直低于-53 dB，直到頻率高于100 KHz。 當(dāng)頻率達(dá)到1 MHz時(shí)，PSRR也能達(dá)到-44 dB。 因此，本文基準(zhǔn)電壓實(shí)現(xiàn)了寬頻帶高電源抑制比特性。

圖8 基準(zhǔn)電壓的電源抑制比的變化曲線Fig.8 The variation curve of the power supply rejection ratio of the reference voltage

本文基準(zhǔn)電路的仿真結(jié)果與其它文獻(xiàn)的關(guān)鍵參數(shù)對比見表1。 由表1 可知，將其它相關(guān)文獻(xiàn)結(jié)果與本文基準(zhǔn)源電路仿真結(jié)果進(jìn)行對比。 明顯看出，無論在溫度漂移系數(shù)、還是其它關(guān)鍵指標(biāo)上，本文的結(jié)果顯著優(yōu)于其它文獻(xiàn)電路。

表1 本文基準(zhǔn)電路的仿真結(jié)果與其它文獻(xiàn)的關(guān)鍵參數(shù)對比Tab.1 Comparison of the simulation results of the benchmark circuit in this article with the key parameters of other documents

4 結(jié)束語

本文設(shè)計(jì)了一種新型的簡單的CMOS 結(jié)構(gòu)的電壓基準(zhǔn)源，通過反向設(shè)計(jì)法與傳統(tǒng)的利用加法電路將相反溫度系數(shù)的電壓按一定系數(shù)比例相加的原理不同。 本文利用電流鏡技術(shù)將正溫度系數(shù)電流導(dǎo)入工作在亞閾值區(qū)的NMOS 管，使VGS在一定溫度范圍內(nèi)實(shí)現(xiàn)低溫度漂移，得到了基準(zhǔn)電壓。 文獻(xiàn)［1-13］中，雖然在溫度系數(shù)、電源抑制比等參數(shù)上能夠達(dá)到不錯(cuò)的效果，但是其結(jié)構(gòu)均比本文結(jié)構(gòu)復(fù)雜，甚至有的需要運(yùn)放、高阻值電阻等器件結(jié)構(gòu)，導(dǎo)致在芯片中占了較大面積，壓縮其他模塊空間。

與文獻(xiàn)［4］對比，除了本文結(jié)構(gòu)簡單外，本文電路電源抑制比在高頻處比文獻(xiàn)［4］高；文獻(xiàn)［5］雖然在溫度漂移性能方面稍微優(yōu)于本文，但其結(jié)構(gòu)復(fù)雜，且使用了很多電阻、電容以及三極管等復(fù)雜器件；文獻(xiàn)［6］雖然低頻電源抑制比高于本文，但當(dāng)頻率高于100 Hz 后，文獻(xiàn)［6］電源抑制比遠(yuǎn)不如本文，且溫度系數(shù)及范圍都不及本文。

本文基準(zhǔn)電路結(jié)構(gòu)簡單穩(wěn)定，易于設(shè)計(jì)集成，采用PTAT 電流源作為緩沖級，提高電源抑制比，同時(shí)保證了低輸出電壓、低溫漂特性以及很寬的溫度范圍等諸多優(yōu)點(diǎn)，可廣泛應(yīng)用于低壓微型電子電路領(lǐng)域。