5G NR小區(qū)搜索算法的研究及FPGA實現(xiàn)

袁行猛 徐蘭天 盧高健 李運

摘 要：隨著移動通信的高速發(fā)展，5G NR通信已經進入我們的日常生活，5G系統(tǒng)對信息傳輸制訂了全新標準，基于5G NR的小區(qū)搜索相對于長期演進（LTE）而言，對同步信號進行了重新定義。文章詳細分析了5G NR系統(tǒng)的主輔同步信號（PSS&SSS），對其新增內容進行了研究，提出了適用于5G NR系統(tǒng)的小區(qū)搜索算法，使用MATLAB軟件對該算法的性能進行了仿真分析，最后在FPGA上實現(xiàn)開發(fā)應用。

關鍵詞：5G NR；FPGA；小區(qū)搜索；PSS；SSS

0 引言

隨著全球移動通信技術向著網絡化和寬帶化趨勢發(fā)展，人們的社會生活方式、工作模式等方面發(fā)生了極大的改變。隨著人類對更高性能移動通信網的追求，移動通信系統(tǒng)也不斷更新?lián)Q代。5G通信技術應運而生，作為測試技術的先行者，測試儀表5G NR功能的開發(fā)也提上了日程。同步技術的研究是5G物理層中一個十分重要的課題。本文的研究工作主要集中于5G系統(tǒng)下行鏈路的初始同步過程。其中，下行鏈路重點對主同步信號（primary synchronization signal，PSS）以及輔同步信號（secondary synchronization signal，SSS）的檢測方案展開研究并以FPGA實現(xiàn)。本研究致力于5G NR小區(qū)搜索算法技術研究與實現(xiàn)，其意義在于：在市場上，目前5G測試儀器受到業(yè)界的關注，本課題研究的5G NR小區(qū)搜索與實現(xiàn)適應測試儀器市場需求，對通信測試儀器的發(fā)展提供有力支持；隨著移動產業(yè)化的不斷深入發(fā)展，測試儀器作為產業(yè)鏈的重要組成部分越來越受到業(yè)界的關注，本課題有助于促進測試儀器的發(fā)展及推廣。

1 小區(qū)搜索過程

5G NR小區(qū)搜索是指利用同步信號獲得其所在小區(qū)的ID號以及取得與基站的時頻同步的過程。本章首先描述了5G NR小區(qū)搜索流程，然后為使系統(tǒng)的整體性能達到最優(yōu)，對各部分采用的不同算法進行分析和討論。小區(qū)搜索流程如圖1所示。

如圖1所示，接收到的射頻信號同步流程通常被分為4個部分：粗時間同步、CP類型檢測、頻偏估計與補償和SSS檢測。射頻整機通過射頻端口接收到5G NR信號，然后傳到同步模塊。粗時間同步的目的是為了找到PSS信號的位置以此判定半幀同步，同時還能確定扇區(qū)號。CP檢測可以確定CP所屬類型。在頻率同步部分，先進行小數(shù)倍頻偏的估計與補償，以保證載波之間的正交性，同時取得定時精同步，經過OFDM解調到頻域后進行整數(shù)倍頻偏估計與補償。SSS檢測的目的是獲得10 ms的幀定時同步，同時確定小區(qū)ID組號。

2 5G NR小區(qū)搜索算法與仿真實現(xiàn)

2.1 粗同步算法

PSS檢測算法都是基于序列相關運算的，原理如圖2所示?；瑒哟翱诒４媪吮镜卮鎯Φ耐叫蛄?，在收到數(shù)據(jù)之后，從數(shù)據(jù)起始位置向后移動，每移動1個采樣點計算1次相關系數(shù)，當?shù)玫?個相關峰值時，則認為這時滑動窗口和待檢測的同步序列對齊。由于PSS有3種，所以本地需存儲3種PSS，且在每次滑動窗口移動時計算3組相關系數(shù)，相關峰值最大的序列則為基站發(fā)送的序列，同時確定其值。

2.3 仿真結果分析

仿真軟件選用的是MATLAB R2015a，根據(jù)前章節(jié)的算法理論分析編寫仿真代碼，編寫的軟件函數(shù)架構以及主函數(shù)如圖4所示。

MATLAB仿真得到的粗同步與精同步結果如圖6和圖7所示。

3 5G NR小區(qū)搜索算法的FPGA實現(xiàn)

本研究將對PSS算法和SSS時延優(yōu)化算法進行實現(xiàn)，并通過硬件平臺的綜合結果對算法進行驗證。在通過FPGA實現(xiàn)算法的同時，也會利用一些FPGA技巧降低實現(xiàn)的復雜度，節(jié)約開發(fā)成本。本章將給出每個模塊的設計方案，整體流程和最終的硬件綜合結果。

3.1 FPGA開發(fā)板的性能參數(shù)

在進行FPGA開發(fā)之前，首先要了解FPGA開發(fā)板的性能和開發(fā)工具的使用，本節(jié)主要介紹本文采用的開發(fā)板性能參數(shù)和開發(fā)工具的能力，F(xiàn)PGA開發(fā)板的參數(shù)由表1給出，硬件設計結構如圖8所示。

開發(fā)工具采用Xilinx的Vivado，該工具內部集成了FFT、IFFT、FIFO、RAM、乘法器等常用IP核，可以極大降低開發(fā)難度。

3.2 頂層模塊設計

圖9給出了核心模塊、相關運算模塊的結構，實現(xiàn)中需要FPGA進行多次遍歷與計算，模塊采用純并行設計，每個時鐘寫入1個采樣點，每個采樣點單獨進行計算，求和處采用流水線方式進行多個復數(shù)的求和計算，整體流程時延集中在求和與計算模值，本設計中利用乘法器直接進行序列相乘得到相應結果。

整體開發(fā)的程序模塊如圖9所示。

top：設計的頂層文件；

rx_jesd204_01_interface_u1：射頻信號采集模塊，直接采集射頻信號轉換成245.76 MHz的時鐘速率；

NR5G_cell_sync_u：5G NR小區(qū)搜索頂層模塊；

小區(qū)搜索模塊是具體的實現(xiàn)模塊，粗同步、精同步以及各個相關運算等，如圖10所示。

3.3 同步模塊設計

主同步信號的FPGA開發(fā)的過程：

該算法的原理在第三章已進行介紹，并且通過仿真平臺進行了性能評估，圖11給出了PSS檢測模塊的功能模塊結構，圖12給出了核心模塊，該模塊存儲了量化后的本地序列。量化后的序列取值均為2的次冪形式，在模塊的編寫過程中，需要根據(jù)每一項本地序列的量化結果進行寄存器的移位，所以實現(xiàn)的代碼量巨大。該模塊采用純并行設計，每個時鐘寫入1個采樣點，每個采樣點單獨進行計算，求和處采用流水線方式進行多個復數(shù)的求和計算，整體流程時延集中在求和與計算模值。

圖12中的輸出部分有一個簡化取模算法。取模運算涉及平方和開根號運算，在FPGA中實現(xiàn)困難，需要借助cordic算法實現(xiàn)，這會引入較大時延和硬件開銷。由于PSS檢測部分只關心相關系數(shù)的大小，對相關系數(shù)較小的誤差并不敏感，因此可以利用取模的近似算法來計算。

輔同步信號的FPGA開發(fā)的過程：

SSS檢測采用了分組并行檢測算法，該模塊的FPGA結構如圖13所示。將本地SSS序列分組后進行存儲，EN端口電平拉高后開始進行遍歷，計數(shù)器存儲當前遍歷次數(shù)，每次遍歷同時計算三組序列相關系數(shù)，得到最大值A和對應的NID1，MAX存儲了相關系數(shù)最大時對應的NID1，遍歷過程中不斷更新。在計數(shù)器計數(shù)到112時，表示遍歷完成，輸出結果。該模塊優(yōu)化的目的是降低本地SSS的生成時延和計算時產生的處理時延，SSS生成時延是利用查表解決的，每一個SSS對應一張表，存儲著頻域127點的數(shù)值，在使用時無需消耗額外時鐘周期進行生成。計算的處理時延通過分組遍歷進行優(yōu)化，分組越多性能越接近并行計算，但消耗的硬件資源也就越多。

3.4 實驗結果分析

通過連接整機射頻后實際采樣，經過設計的FPGA模塊得到的是上板后的真實結果：小區(qū)ID 126和499的信號。

上板測試的結果正確，功能正常，能正確解出小區(qū)ID，正確給出10 ms幀頭，從而能確保傳輸給物理層準確信號，大大提高了解析速度。

4 結束語

本文介紹了5G NR新一代通信的幀格式，并對5G NR小區(qū)搜索算法進行了研究與仿真，并對PSS與SSS同步搜索的算法進行了FPGA實現(xiàn)，經過仿真驗證和硬件實現(xiàn)驗證了正確性，確定了本研究的可行性。

參考文獻：

[1] 3GPP TS 38.201：NR；Physical Layer–General Description[S].

[2] 3GPP TS 38.215： NR； Physical layer measurements[S].

[3] 張越良.5G新空口下行同步和廣播信道的仿真與FPGA實現(xiàn)[D].北京：北京郵電大學，2019.

[4] 郭秋陽.5G下行信號的同步與檢測技術研究[D].成都：成都電子科技大學，2019.

[5] 3GPP TS 38.214： NR； Physical layer procedures for data[S].