一種新型多DSP并行計(jì)算結(jié)構(gòu)及其應(yīng)用

甘云志 深圳市京華科訊科技有限公司

引言

傳統(tǒng)的雷達(dá)式信號(hào)處理系統(tǒng)正在因?yàn)闀r(shí)代的發(fā)展，面對(duì)不斷龐大的信息量群而變得力不從心了。同時(shí)因?yàn)樾畔⒔Y(jié)構(gòu)，內(nèi)容以及規(guī)模的不斷變化當(dāng)前迫切需要一種能夠?qū)崿F(xiàn)內(nèi)部重構(gòu)，并且可以擴(kuò)展的高速通用雷達(dá)處理系統(tǒng)。

一、多DPS并行計(jì)算模型

（一）模型簡(jiǎn)介

雷達(dá)通信系統(tǒng)下對(duì)于型號(hào)的處理要求是比較高的，因此科研人員在計(jì)算結(jié)構(gòu)部分的芯片區(qū)域應(yīng)用了Devicices公司的ADSP計(jì)算結(jié)構(gòu)，主要的優(yōu)點(diǎn)體現(xiàn)在以下方面，首先該結(jié)構(gòu)的處理速度非?？?，因?yàn)閮?nèi)部具有高達(dá)40MPS的處理速度，因此浮點(diǎn)的部分運(yùn)算周期能夠被大大縮短，并且對(duì)于很多計(jì)算語(yǔ)句的處理能夠達(dá)到高達(dá)12MFLOPS的運(yùn)行速度，最低的運(yùn)算幅度也可以保持在80MFLOPS以上。其次結(jié)構(gòu)的擴(kuò)展范圍以及通信范圍比較大，外部的接線口位置接線地址寬度可以高達(dá)32位，支持現(xiàn)在的5G通信空間，每秒的傳輸速率能夠高達(dá)250Mbytes的速率。最后該結(jié)構(gòu)在集成容量上還是很大的，可以同時(shí)接納主位置處理器以及DMA控制器進(jìn)行同時(shí)訪問，并且還能夠直接支持多DPS并行結(jié)構(gòu)上的集成片對(duì)于邏輯進(jìn)行自行仲裁，基本上能夠?qū)崿F(xiàn)6個(gè)以上的ADPS共同應(yīng)用總線并且實(shí)現(xiàn)無縫連接的效果，用戶不需要根據(jù)變化進(jìn)行任何調(diào)整工作，并且芯片和芯片之間還同樣可以支持廣播書寫的模式，這也就一定程度上提高了信息的傳輸效率。與此同時(shí)，2106-ADSP還能夠同時(shí)提供高速同步行口，微處理器銜接以及FLAC標(biāo)志的功能，正是因?yàn)樯厦娴倪@些優(yōu)點(diǎn)使得這個(gè)結(jié)構(gòu)非常適用于當(dāng)前高度信息處理的業(yè)務(wù)需求，因此當(dāng)前成列了并行計(jì)算結(jié)構(gòu)的DSP芯片。

（二）基本組成結(jié)構(gòu)以及運(yùn)行方法

理想狀態(tài)下的并行計(jì)算結(jié)構(gòu)基本組成部分為5個(gè)結(jié)構(gòu)相同的ADSP數(shù)據(jù)地址連接成一種共同的多處理器，各個(gè)機(jī)器設(shè)備之間通過集成的方式在芯片的內(nèi)部匯集為一個(gè)發(fā)布式的總線邏輯仲裁體系。在總線的位置主要連接梁大部分的數(shù)據(jù)存放代碼，系統(tǒng)在恢復(fù)定位的時(shí)候，DSP能夠?qū)⑿枰\(yùn)行的代碼從CD-ROM中讀出數(shù)據(jù)并且轉(zhuǎn)移到內(nèi)部的RAM中，等到所有的數(shù)據(jù)完成傳輸后再去進(jìn)行運(yùn)行。通常情況下，運(yùn)行代碼以及相關(guān)的運(yùn)算程序需要儲(chǔ)存在不同的DSP中，因?yàn)檫@樣可以最大程度上分散ADSP因?yàn)樵L問次數(shù)能增加出現(xiàn)延時(shí)的后果。但是如果數(shù)據(jù)足夠大，ADSP內(nèi)部?jī)?chǔ)存儀器將會(huì)出現(xiàn)內(nèi)存不足的情況，此時(shí)可以在總線的位置掛接大容量的信息共享數(shù)據(jù)存儲(chǔ)器。

為了避免因?yàn)榇罅繑?shù)據(jù)的訪問降低總線的延遲性，提高各個(gè)線路之間的通訊能力，各個(gè)ADSP之間可以利用高速的連接口方式進(jìn)行兩兩連接，這樣任意兩點(diǎn)之間的處理器能夠?qū)崿F(xiàn)迅速地對(duì)接，并且多連接口的數(shù)據(jù)通路能夠?qū)崿F(xiàn)同時(shí)工作卻不互相干擾的效果。最后在5片ADSP中含有的FLAG信號(hào)可以通過可以編程的結(jié)構(gòu)互相交互，提供各個(gè)線路之間的簡(jiǎn)單信息，具體的搭建模式還需要根據(jù)情況而定。

（三）拓?fù)渥兓芰?/h3>

兩種軟件共同控制著并行算法，分別為控制和數(shù)據(jù)并行部分?？刂葡到y(tǒng)主要是指多個(gè)處理器共同完成不同的操作控制部分，比較典型的事例就是流水線的生產(chǎn)方式，數(shù)據(jù)并行性主要指的是多個(gè)處理器搜集不同方面的數(shù)據(jù)從而實(shí)現(xiàn)幾乎相同的操作效果。不同的控制并行和數(shù)據(jù)并行對(duì)于硬件的要求是不同的，分別需要不同的拓?fù)浣Y(jié)構(gòu)進(jìn)行支持，但是這種新型的多DSP并行計(jì)算結(jié)構(gòu)能夠利用動(dòng)態(tài)的控制方式改變內(nèi)部的拓?fù)溥壿嫿Y(jié)構(gòu)適應(yīng)新環(huán)境的需求。

對(duì)于控制并行算法而言，內(nèi)部5個(gè)不同的ADSP結(jié)構(gòu)連接成為一個(gè)流水線的生產(chǎn)方式，每一級(jí)的處理器都能夠接受前面一個(gè)處理器的信息和計(jì)算結(jié)果，完成內(nèi)置的算法一部分，并且將自己的算法結(jié)構(gòu)再次輸送到下一個(gè)環(huán)節(jié)。雖然只是一級(jí)，但是一個(gè)環(huán)節(jié)往往包含了很多的處理器。級(jí)與級(jí)之間的信息數(shù)據(jù)傳輸往往利用連接口進(jìn)行傳輸，當(dāng)然可以利用共享總線進(jìn)行虛擬。這種模式比較特殊，需要在特殊的條件下應(yīng)用，并且還需要設(shè)置特定的算法。

對(duì)于數(shù)據(jù)算法而言，通常都需要將1個(gè)ADSP看作為一個(gè)獨(dú)立的1任務(wù)管理器，其他的結(jié)構(gòu)可以被看作運(yùn)算器，前者的主要任務(wù)為分配運(yùn)算任務(wù)，數(shù)據(jù)管理以及整合各個(gè)部分的算法，后者主要負(fù)責(zé)各個(gè)部分具體數(shù)據(jù)運(yùn)算。各個(gè)不同的部分分別通過不同的方式進(jìn)行運(yùn)行，而具體的運(yùn)算方法需要結(jié)合不同的情況進(jìn)行利用。但是對(duì)于SPMD而言各個(gè)處理器都是由獨(dú)立的運(yùn)算程序控制的，相互之間不需要過度的配合以及同步，因此這種拓?fù)浣Y(jié)構(gòu)比較非常強(qiáng)的流動(dòng)性特點(diǎn)，因此很多的問題也就可以被有效解決。

（四）拓展性研究

并行計(jì)算結(jié)構(gòu)的可拓展性主要體現(xiàn)在以下一個(gè)方面，首先連接口能夠進(jìn)行圖站，任何一個(gè)處理器的端口都實(shí)現(xiàn)留出了一個(gè)連接口的數(shù)據(jù)通路，可以通過對(duì)其進(jìn)行拓展連接從而支持其他的連接口設(shè)備進(jìn)行穩(wěn)定運(yùn)行，例如另外一個(gè)ADSP或者獨(dú)立運(yùn)行結(jié)構(gòu)。另外總線可以實(shí)現(xiàn)有效拓展，該并行計(jì)算結(jié)構(gòu)同樣可以利用總線和其他設(shè)備進(jìn)行掛接拓展，例如工程師可以定義一個(gè)更加高級(jí)的連接協(xié)議，并且在總線的接口位置增加模塊實(shí)現(xiàn)多個(gè)結(jié)構(gòu)的并行運(yùn)轉(zhuǎn)。最后FLAG的標(biāo)志可以實(shí)現(xiàn)有效拓展，因?yàn)檫@個(gè)結(jié)構(gòu)中的標(biāo)志利用了可以編程的連接結(jié)構(gòu)，因此能夠?qū)⑵渌糠值倪B接信號(hào)連接到任意一個(gè)ADSP中的任意標(biāo)志端口之中。

二、節(jié)點(diǎn)處理以及實(shí)現(xiàn)

在高速的雷電測(cè)試信號(hào)處理系統(tǒng)中，結(jié)點(diǎn)的主要作用就是完成各個(gè)部分解點(diǎn)分配過來的各種計(jì)算任務(wù)，并且利用總線的接收裝置控制發(fā)過來的運(yùn)算指令，在硬件的結(jié)構(gòu)中，節(jié)點(diǎn)的處理工作是結(jié)果運(yùn)行的核心部分。

（一）指令流水

為了能夠使用各種各樣的計(jì)算內(nèi)容，需要在結(jié)點(diǎn)的交匯位置設(shè)置一個(gè)新的ADSP作為任務(wù)管理器，其他的四個(gè)裝置作為輔助裝飾從而盡可能地提高結(jié)點(diǎn)地執(zhí)行效率，在指令流水的工作部分中，通過運(yùn)算DSP的方式對(duì)于當(dāng)前的指令進(jìn)行具體計(jì)算，在控制DSP的過程中同時(shí)對(duì)于將要進(jìn)行的下面指令進(jìn)行獲取、分析、分配運(yùn)算工作，這樣不急能夠有效解決指令和分析過程中的重疊交互可能性，另外一方面能夠提高系統(tǒng)的運(yùn)作時(shí)間和精確度。

（二）數(shù)據(jù)流水

一般情況而言，處理結(jié)點(diǎn)所需要的計(jì)算數(shù)據(jù)都是從外部搜集而來，在內(nèi)部進(jìn)行計(jì)算之后再將結(jié)果發(fā)送到外面的結(jié)點(diǎn)位置，對(duì)于外部的處理器進(jìn)行直接訪問效率比較低。為了能夠降低訪問的延時(shí)性，可以在內(nèi)部的存儲(chǔ)器中重新劃分為兩個(gè)RAM并且組成一個(gè)類似于乒乓球體系的數(shù)據(jù)緩沖中心，如果在運(yùn)算DSP的過程中發(fā)現(xiàn)其中一個(gè)RAM正在進(jìn)行計(jì)算前進(jìn)的工作指令，此時(shí)DMA的控制器可以將另外一個(gè)RAM中的指令操作結(jié)果直接輸送到下面一個(gè)指令的操作源中；后面的計(jì)算工作在計(jì)算開始的時(shí)候可以將兩個(gè)RAM進(jìn)行不斷地切換操作，這也就能夠有效解決數(shù)據(jù)傳輸工作和計(jì)算過程中的重疊部分，極大程度上節(jié)省了工作時(shí)間。

三、結(jié)束語(yǔ)

在高速雷達(dá)為處理結(jié)點(diǎn)的工作背景下，應(yīng)用5個(gè)不同的ADSP構(gòu)成一個(gè)并行的運(yùn)算結(jié)構(gòu)能夠充分利用自身科技優(yōu)點(diǎn)克服多重困難，并且將通信手段變得更加多樣化，拓?fù)浣Y(jié)構(gòu)被有效拓展，以這種并行運(yùn)算結(jié)構(gòu)為核心的設(shè)計(jì)方案經(jīng)過實(shí)驗(yàn)表明具有一定的合理性。