一種應(yīng)用于便攜式陀螺儀的ZOOM結(jié)構(gòu)ADC

梅金碩 崔天寶

摘?要：設(shè)計(jì)了一種用于微機(jī)電系統(tǒng)（MEMS）陀螺傳感器中的高精度ZOOM型模數(shù)轉(zhuǎn)換器（ADC）。該結(jié)構(gòu)由逐次逼近型（SAR）ADC和Sigma?Delta調(diào)制器構(gòu)成，通過SAR?ADC的粗略轉(zhuǎn)換縮小了Sigma?Delta調(diào)制器的參考范圍，提高了整體的轉(zhuǎn)換精度?；?.35um?BCD工藝對該結(jié)構(gòu)進(jìn)行電路設(shè)計(jì)，并進(jìn)行指標(biāo)仿真。仿真結(jié)果表明，該ZOOM?ADC對中心頻率10KHz、帶寬100Hz的信號轉(zhuǎn)換動態(tài)范圍達(dá)到120dB，滿足MEMS陀螺接口電路中ADC的性能要求。

關(guān)鍵詞：MEMS接口電路;ZOOM?ADC;縮放型;高精度

DOI：10.15938/j.jhust.2020.03.004

中圖分類號：?TB303;TN431.1

文獻(xiàn)標(biāo)志碼：?A

文章編號：?1007-2683（2020）03-0018-07

Abstract：This?design?is?a?high?precision?ZOOM?analog-to-digital?converter?（ADC）?presented?for?using?in?microelectromechanical?systems?（MEMS）?gyroscope?sensors.?The?structure?consists?of?a?successive?approximation?（SAR）?ADC?and?a?Sigma?Delta?modulator.?The?coarse?conversion?of?the?SAR?ADC?reduces?the?reference?range?of?the?Sigma?Delta?modulator?and?improves?the?overall?conversion?accuracy.?The?structure?was?designed?with?0.35um?BCD?process，?and?simulated.?The?simulation?results?show?that?the?ZOOM?ADC?has?a?dynamic?range?of?120dB?for?the?center?frequency?of?10KHz?and?a?bandwidth?of?100Hz，?which?satisfies?the?performance?requirements?of?the?ADC?in?the?MEMS?gyroscope?interface?circuit.

Keywords：MEMS?interface?circuit;?ZOOM?ADC;?zoom?type;?high?precision

0?引?言

隨著高速信號處理、精確制導(dǎo)等方面需求的不斷增加，對傳感器及接口電路的精度要求和功耗要求也隨之提高[1-2]，尤其在MEMS領(lǐng)域便攜式陀螺中更為突出。因此原本應(yīng)用于此的多種中等精度低功耗的模數(shù)轉(zhuǎn)換器（ADC）不再適用，而傳統(tǒng)的高精度ADC功耗較高，并不適合應(yīng)用在電池驅(qū)動的便攜設(shè)備中，因此高精度低功耗ADC的研究顯得日益重要。2013年，韓國延世大學(xué)Chae等[3]提出一種應(yīng)用于直流信號檢測的ZOOM結(jié)構(gòu)ADC，該結(jié)構(gòu)將傳統(tǒng)低功耗中低精度的逐次逼近型（SAR）ADC與高精度Sigma?Delta型ADC結(jié)合，相比傳統(tǒng)高精度ADC，該ADC能夠顯著提高能量效率;2017年荷蘭代爾夫特大學(xué)Gnen等[4]提出了應(yīng)用于音頻領(lǐng)域的改進(jìn)型動態(tài)ZOOM?結(jié)構(gòu)ADC，相比上一種結(jié)構(gòu)提高了所處理信號的帶寬，使ZOOM型結(jié)構(gòu)的應(yīng)用范圍變得更為廣泛。

基于ZOOM型結(jié)構(gòu)，本文設(shè)計(jì)一款應(yīng)用于MEMS陀螺儀接口領(lǐng)域的ADC。利用SAR?ADC與Sigma?Delta調(diào)制器并行工作，在保證高精度的前提下提高能量效率，因此更適用于電池驅(qū)動的便攜檢測設(shè)備中。由于所采用陀螺結(jié)構(gòu)諧振頻率為10kHz，所以基于信號帶寬的考量本設(shè)計(jì)采用改進(jìn)型的動態(tài)ZOOM結(jié)構(gòu)。該ADC性能指標(biāo)設(shè)計(jì)為：差分輸入信號幅度大于1.6Vfull，scale，信號中心頻率為10kHz，信號帶寬為100Hz，動態(tài)范圍大于120dB。

1?原?理

動態(tài)ZOOM?ADC的結(jié)構(gòu)框圖如圖1所示。模擬輸入信號并行進(jìn)入SAR?ADC和Sigma?Delta調(diào)制器兩條路徑。

在SAR?ADC通路，輸入信號經(jīng)過比較器和數(shù)字邏輯完成一次比較，比較得到的數(shù)字結(jié)果通過N位數(shù)模轉(zhuǎn)換器（DAC）還原回模擬信號與輸入作差，對差值再進(jìn)行比較得到下一位數(shù)字輸出結(jié)果。比較次數(shù)越多得到的數(shù)字輸出信號越能精確地還原模擬輸入信號。經(jīng)過N個周期的逐次比較得到N位數(shù)字輸出信號D，其最小有效位（LSB）為Vfull，scale/2N;

該N位數(shù)字輸出信號經(jīng)過運(yùn)算邏輯部分處理后將一個確定的數(shù)字信號轉(zhuǎn)換為一對參考信號，數(shù)字信號處在參考信號中間，該參考信號進(jìn)入Sigma?Delta調(diào)制器通過N位DAC轉(zhuǎn)換為一對高低參考電壓：

由式（1）和（2）可知調(diào)制器的參考范圍由滿擺幅電壓Vfull，scale大大縮減至原來的1/2N;

在Sigma?Delta調(diào)制器通路，輸入信號經(jīng)過環(huán)路濾波器和一位比較器后得到一位數(shù)字輸出，在過采樣時鐘頻率下，每個轉(zhuǎn)換周期即可產(chǎn)生一組一位的數(shù)字碼流，其中，D·Vfull，scale/2N作為碼流中低位輸出，（D+1）·Vfull，scale/2N作為碼流中高位輸出，完成輸入的模擬信號的脈沖寬度調(diào)制（PWM）。但由于采用的參考電壓范圍大幅縮小并且隨著SAR?ADC的轉(zhuǎn)換結(jié)果而不斷更新，所以實(shí)際轉(zhuǎn)換中得到的比較結(jié)果體現(xiàn)為多位的數(shù)字碼流[5]。

與傳統(tǒng)結(jié)構(gòu)Sigma?Delta調(diào)制器相比，在相同輸入信號、相同過采樣頻率條件下，該結(jié)構(gòu)中的Sigma?Delta調(diào)制器能顯著降低調(diào)制器的量化噪聲，提高信噪比（SNR）[6-7]。量化噪聲幅度減小后更接近于白噪聲，有利于噪聲整形能力的提高和弦音現(xiàn)象的避免。

在系統(tǒng)的一個轉(zhuǎn)換周期內(nèi)兩條通路分別完成轉(zhuǎn)換后，?Sigma?Delta調(diào)制器產(chǎn)生的一位數(shù)字碼流進(jìn)入后端的降采樣抽取濾波器轉(zhuǎn)換為K位數(shù)字信號，該信號與SAR?ADC產(chǎn)生的N位數(shù)字信號共同進(jìn)入權(quán)重計(jì)算電路進(jìn)行權(quán)重相加，得到最終（N+K）位數(shù)字信號，完成系統(tǒng)整體的一次模數(shù)轉(zhuǎn)換。

值得注意的是，由于SAR?ADC的轉(zhuǎn)換過程會使調(diào)制器參考電壓的刷新存在N個時鐘周期的延遲[8]，當(dāng)輸入信號變化速度過快或幅度過大時，輸入信號可能過于靠近一側(cè)參考電壓或超出參考電壓范圍，導(dǎo)致調(diào)制器出現(xiàn)過載（OL）無法正常工作，這一現(xiàn)象在高階調(diào)制器中更為明顯。同時非理想SAR?ADC由于電容失配等問題可能導(dǎo)致轉(zhuǎn)換結(jié)果出現(xiàn)誤差，更增加了過載的可能性[9]。為了解決這一問題，可人為將已經(jīng)顯著減小的調(diào)制器參考電壓范圍適當(dāng)?shù)胤糯螅瑓⒖茧妷悍秶淖兓鐖D2所示。

引入放大系數(shù)M，將原來的參考電壓范圍放大至：

由式（3）和（4）可知調(diào)制器參考電壓范圍擴(kuò)大了M倍，通過調(diào)節(jié)放大系數(shù)M，可以保證信號在所有情況下都能處于參考電壓范圍內(nèi)。此方法使得系統(tǒng)對SAR?ADC匹配性的要求降低并保證Sigma?Delta調(diào)制器能夠穩(wěn)定工作。在電路結(jié)構(gòu)中引入該放大系數(shù)M可通過較為簡單的數(shù)字電路實(shí)現(xiàn)，不會額外增加電路設(shè)計(jì)難度。但參考電壓范圍的再次擴(kuò)大又會導(dǎo)致量化噪聲的增加，因此放大系數(shù)M的確定需要依據(jù)ZOOM?ADC的轉(zhuǎn)換精度和工藝失配等情況進(jìn)行折中考量。

在整體輸出結(jié)果中，SAR?ADC的輸出為高位，提供參考電壓范圍;Sigma?Delta調(diào)制器的輸出為低位，保證模數(shù)轉(zhuǎn)換的精確度。因此ZOOM?ADC整體的線性度只與Sigma?Delta調(diào)制器的線性度有關(guān)。對于調(diào)制器來說，輸入信號幅度越小越容易達(dá)到更高的線性度，SAR?ADC的存在恰好降低了Sigma?Delta調(diào)制器的等效輸入信號幅度，因此使得系統(tǒng)對Sigma?Delta調(diào)制器線性程度的要求得以下降。

2?電路設(shè)計(jì)

由ZOOM?ADC的原理可知，SAR?ADC的分辨率越高，Sigma?Delta調(diào)制器的參考電壓范圍越小，取得的分辨率越高。但SAR?ADC的轉(zhuǎn)換時間與分辨率成正比，一味地提高SAR?ADC的分辨率會導(dǎo)致Sigma?Delta調(diào)制器的參考范圍變化緩慢無法跟上輸入信號變化的速度，導(dǎo)致過載[10]。為了避免該問題，設(shè)計(jì)過程中需保證在確定輸入頻率fin下輸入信號始終處于參考范圍內(nèi)。對于一正弦波輸入，信號變化最快的情況發(fā)生在信號與X軸交點(diǎn)處，此處正弦波信號斜率最大。對于在電源電壓Vfull，scale內(nèi)的滿擺幅正弦信號來說，在采樣率為fsample，SAR的N位SAR?ADC的轉(zhuǎn)換周期內(nèi)，電壓變化量為：

參考電壓范圍為：

需保證輸入信號變化量需小于參考范圍，利用式（5）和（6）兩式，得到：

根據(jù)Burak?Gnen?等[11]提出的輸入信號頻率fin與SAR?ADC的轉(zhuǎn)換位數(shù)N和放大系數(shù)M的關(guān)系，本設(shè)計(jì)選取N=5、M=3即可符合設(shè)計(jì)要求。

本系統(tǒng)采用的SAR?ADC實(shí)際電路結(jié)構(gòu)如圖3所示。采用電荷重分配式全差分結(jié)構(gòu)，采樣部分與DAC共用二進(jìn)制電容陣列[12-13]，為保證粗量化過程中的噪聲和失配小于1LSB，單位電容取值66fF。SAR?ADC每次轉(zhuǎn)換周期內(nèi)先后完成采樣、逐次比較和輸出數(shù)字結(jié)果，在每次轉(zhuǎn)換完成后輸出的轉(zhuǎn)換結(jié)果用來更新Sigma?Delta調(diào)制器的參考電壓范圍。

ZOOM?ADC的整體轉(zhuǎn)換精度由SAR?ADC?的轉(zhuǎn)換位數(shù)N、放大系數(shù)M和Sigma?Delta調(diào)制器的調(diào)制精度共同決定，在前兩者已經(jīng)確定的情況下Sigma?Delta調(diào)制器的調(diào)制精度取決于環(huán)路濾波器階數(shù)L、量化器位數(shù)和過采樣率OSR。由于縮放操作減小Sigma?Delta調(diào)制器輸入范圍已經(jīng)大幅降低量化噪聲，量化器位數(shù)選擇一位即可滿足要求。為保證調(diào)制器達(dá)到最佳的噪聲整形效果，需要保證信號帶寬內(nèi)的量化噪聲小于電路熱噪聲[14]，通過系統(tǒng)級仿真，確定Sigma?Delta調(diào)制器選取三階CIFF結(jié)構(gòu)，OSR為100，可滿足系統(tǒng)指標(biāo)要求。

Sigma?Delta調(diào)制器的實(shí)際電路結(jié)構(gòu)如圖4所示，其中采樣電路和DAC電路復(fù)用電容陣列，輸入端采樣電容值的選取直接決定了KT/C噪聲的大小和電容失配帶來的誤差大小[15]。ZOOM?ADC沒有作差計(jì)算的過程，它的熱噪聲水平直接依賴于Sigma?Delta調(diào)制器的調(diào)制精度和KT/C噪聲。依據(jù)所知的工藝參數(shù)本設(shè)計(jì)采樣電路中單位電容值選取為0.5pF，總的采樣電容值為16pF，滿足了噪聲與失配的設(shè)計(jì)要求。由于調(diào)制器具有噪聲整形作用，第二級、第三級積分器的采樣電容選取并不嚴(yán)苛，本設(shè)計(jì)中分別選取為0.6pF和0.2pF。

調(diào)制器輸入信號范圍的縮小，使得其中積分器所采用運(yùn)放的增益和擺率等性能指標(biāo)得以降低[16]。為了進(jìn)一步提高ZOOM?ADC的能量效率，采用一種高能量效率的全差分運(yùn)放結(jié)構(gòu)來實(shí)現(xiàn)環(huán)路濾波器[17]，如圖5所示。該運(yùn)放基于反相器結(jié)構(gòu)，電流源MOS管決定了OTA的靜態(tài)電流;共源共柵MOS管用來提高增益;共模反饋電路用來穩(wěn)定輸出共模電平?？紤]調(diào)制器的噪聲整形作用，第一級積分器中運(yùn)放性能指標(biāo)對系統(tǒng)影響最大，系統(tǒng)仿真確定第一級運(yùn)放增益需大于60dB，信號帶寬需大于35MHz，即可滿足設(shè)計(jì)要求。由于調(diào)制器對第二級和第三級積分器的噪聲整形作用，降低了對第二級和第三級運(yùn)放的性能要求，本設(shè)計(jì)中三級運(yùn)放采用同種結(jié)構(gòu)，降低后兩級運(yùn)放的靜態(tài)電流以進(jìn)一步降低功耗。

ZOOM?ADC的縮放操作使得比較器輸入端的信號幅度顯著減小，因此需要提高比較器的分辨率。本設(shè)計(jì)采用了具有預(yù)放大功能的動態(tài)鎖存比較器[18，19]，其中鎖存比較器電路結(jié)構(gòu)如圖6所示。輸入信號首先被預(yù)放大器放大，其輸出再經(jīng)過鎖存放大器完成對輸入信號的比較，通過SR鎖存器鎖存當(dāng)前周期比較結(jié)果。該結(jié)構(gòu)將負(fù)指數(shù)特性的預(yù)放大器和正指數(shù)特性的鎖存比較器結(jié)合，具有更小的響應(yīng)時間，使得整個比較器的延遲降到最低，能夠在系統(tǒng)時鐘下完成對輸入信號的高速比較。

為了提高采樣保持電路的線性度，本設(shè)計(jì)的采樣開關(guān)使用柵壓自舉開關(guān)結(jié)構(gòu)[20-21]，電路結(jié)構(gòu)如圖7所示，電荷泵結(jié)構(gòu)用于產(chǎn)生倍增電壓，在時鐘切換下，保持開關(guān)管的柵源電壓約等于VDD，使導(dǎo)通電阻幾乎與輸入信號無關(guān)，從而抑制開關(guān)電路引入與輸入信號有關(guān)的諧波失真。電路設(shè)計(jì)中需要注意開關(guān)管的尺寸選取要在導(dǎo)通電阻的數(shù)值與寄生電容間進(jìn)行折中。

系統(tǒng)中的運(yùn)算邏輯結(jié)構(gòu)如圖8所示。SAR?ADC產(chǎn)生的五位數(shù)字輸出與五位的放大系數(shù)M同時進(jìn)入五位加法器、五位減法器，分別得到處理后的參考電壓Vzoom+和Vzoom-?。這兩個參考電壓進(jìn)入二選一多路選擇器，由Sigma?Delta調(diào)制器輸出的數(shù)字碼流作為多路選擇器控制信號，高位碼流選擇Vzoom+，低位碼流選擇Vzoom-，完成Sigma?Delta調(diào)制器參考電壓范圍的縮放操作。其中，RESET和CLK分別作為復(fù)位信號和時鐘信號。

3?仿真結(jié)果

通過系統(tǒng)級仿真確定各單元電路的性能指標(biāo)后，采用0.35μm工藝，對上述ZOOM?ADC的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)，采用5V單電源供電，并添加頻率為10KHz，峰峰值為4V的差分正弦輸入信號，進(jìn)行指標(biāo)仿真。

首先對SAR?ADC進(jìn)行瞬態(tài)仿真，仿真結(jié)果如圖9所示，圖中連續(xù)曲線為SAR?ADC的輸入模擬信號，階梯狀曲線為模數(shù)轉(zhuǎn)換得到的數(shù)字信號還原后的模擬電平。對輸出模擬電平信號按照SAR?ADC的采樣頻率取點(diǎn)做頻譜分析可得到SAR?ADC的頻率響應(yīng)如圖10所示，計(jì)算得到該SAR?ADC的輸出有效位數(shù)為4.26位，能夠完成對輸入信號的五位粗略轉(zhuǎn)換，為后面的Sigma?Delta調(diào)制器提供準(zhǔn)確的參考電壓范圍。

其次，對固定參考電壓范圍的Sigma?Delta調(diào)制器進(jìn)行電路仿真，對瞬態(tài)仿真得到的數(shù)字碼流進(jìn)行FFT變換，得到輸出結(jié)果的頻率響應(yīng)如圖11所示。在采樣點(diǎn)間隔10Hz的條件下，噪底約為-110dB，100Hz帶寬范圍內(nèi)信噪比約為96dB，符合設(shè)計(jì)預(yù)期。

最終將以上兩部分與邏輯運(yùn)算電路結(jié)合，對ZOOM?ADC進(jìn)行整體仿真。邏輯運(yùn)算電路處理后的仿真結(jié)果如圖12所示，可以看出邏輯運(yùn)算電路輸出為多位碼流，這與上文的分析結(jié)果相一致。該多位碼流的頻率響應(yīng)如圖13所示，對于10kHz中心頻率的模擬輸入信號，在采樣點(diǎn)間隔10Hz的條件下，整體噪底在-140dB附近，經(jīng)過計(jì)算在9950Hz到10050Hz的100Hz信號帶寬范圍內(nèi)動態(tài)范圍達(dá)到124dB，滿足動態(tài)范圍大于120dB的指標(biāo)要求。在5V的單電源供電電壓下，核心電路平均電流功耗僅為3.7mA，滿足高能量效率要求。

4?結(jié)?論

為了更好的將MEMS陀螺傳感器應(yīng)用于便攜式設(shè)備中，本論文設(shè)計(jì)了MEMS陀螺儀接口電路中ZOOM型復(fù)合結(jié)構(gòu)ADC。利用SAR?ADC產(chǎn)生遠(yuǎn)小于電源電壓的參考電壓范圍輔助Sigma?Delta?調(diào)制器進(jìn)行模數(shù)轉(zhuǎn)換，在實(shí)現(xiàn)對陀螺儀檢測信號高精度轉(zhuǎn)換的同時，相比傳統(tǒng)高精度ADC顯著提升能量效率。本設(shè)計(jì)基于0.35umBCD工藝，完成了電路的設(shè)計(jì)與仿真。結(jié)果表明電路性能滿足設(shè)計(jì)要求，適用于便攜式高精度陀螺傳感器應(yīng)用。

參?考?文?獻(xiàn)：

[1]?卞金洪，?王吉林，?周鋒，?高精度壓力傳感器中溫度補(bǔ)償技術(shù)研究[J].?哈爾濱理工大學(xué)學(xué)報(bào)，?2011，?13，?（6）：55.

BIAN?Jin-hong，?WANG?Ji-lin，?ZHOU?Feng.?Research?of?Temperature?Compensation?on?High?Accuracy?Pressure?Sensors?[J].?Journal?of?Harbin?University?of?Science?and?Technology，?2011，?（6）：?55.

[2]?李巍，?滿春濤，?孫曉波，?等.基于D-最優(yōu)的半球諧振陀螺儀誤差參數(shù)辨識研究[J]，?哈爾濱理工大學(xué)學(xué)報(bào)，?2017，?22（2）：34.

LI?Wei，?MAN?Chun-tao，?SUN?Xiao-bo，?et?al.?Research?on?Test?Plan?of?Hemispherical?Resonator?Gyros?ErrorModel?Coefficients?based?on?D-optimal?Criterion?[J].?Journal?of?Harbin?University?of?Science?and?Technology，?2017（2）：34.

[3]?CHAE?Y，?SOURI?K，?MAKINWA?K?A?A.?A?6.3?μW?20?Bit?Incremental?Zoom?ADC?with?6?ppm?INL?and?1?μV?Offset[J]，?IEEE?J.?Solid-State?Circuits，?vol.?48，?no.?Dec.?2013，?12：3019.

[4]?GNEN?B，?SEBASTIANO?F，?vELDHOVEN?R.?van，?et?al.?A?1.65?mW?0.16?mm2?Dynamic?Zoom?ADC?with?107.5?dB?DR?in?20?kHz?BW[C]//?Proc.?IEEE?Int.?Solid-State?Circuits?Conf.?（ISSCC）?Dig.?Tech.?Papers，?San?Francisco，?CA，?USA，?2016：?282.

[5]?趙小松.?基于多位量化Sigma-Delta調(diào)制器的設(shè)計(jì)與性能優(yōu)化[D].哈爾濱：哈爾濱工業(yè)大學(xué)，?2018.

[6]?OH?S，?JUNG?W，?YANG?K，?et?al.?15.4?b?Incremental?Sigma-delta?Capacitance-to-digital?Converter?with?Zoom-in?9?b?Asynchronous?SAR[C]//?IEEE?Symp.?VLSI?Circuits?Dig，?2014：1.

[7]?AGAH?A?，?VLEUGELS?K?，?GRIFFIN?P?B?，?et?al.?A?High-Resolution?Low-Power?Incremental?Sigma-Delta?ADC?With?Extended?Range?for?Biosensor?Arrays[J].?IEEE?Journal?of?Solid-State?Circuits，?2010，?45（6）：1099.

[8]?盧宇瀟.?髙速低功耗逐次逼近式ADC研究與實(shí)現(xiàn)[D].?上海：上海交通大學(xué)，?2014.

[9]?宋孝立.?16位1MS/s?CMOS?SAR?A/D轉(zhuǎn)換器設(shè)計(jì)及校準(zhǔn)技術(shù)[D].?上海：西安電子科技大學(xué)，?2014.

[10]閆冬.?數(shù)字陀螺Sigma-Delta調(diào)制器的設(shè)計(jì)[D].哈爾濱：哈爾濱工業(yè)大學(xué)，?2016.

[11]GNEN?B，?et?al.?A?Dynamic?Zoom?ADC?with?109-dB?DR?for?AudioApplications[J].?IEEE?J.?Solid-State?Circuits，?2017，52（6）：1542.

[12]PROMITZERG.?12-bit?Low-Power?Fully?Differential?Noncalibrating?Successive?Approximation?ADC?with?1MS/s[J].?IEEE?J.?Solid-State?Circuits，?2001，36（7）：1138.

[13]NAVEEN?Verma，?Anantha?P.?Chandrakasan.?A?25μW?100kS/s?12b?ADC?for?Wireless?Micro-Sensor?Applications[C]//?IEEE?Int.?Solid-State?Circuits?Conf.?（ISSCC）?Dig，?2006：222.

[14]蔡俊，徐美華，冉峰.?10?位逐次逼近型?A/D轉(zhuǎn)換器的芯片設(shè)計(jì)[J].?半導(dǎo)體技術(shù)，?2004，?29（4）：?73.

CAI?Jun，?XU?Mei-hua，?RAN?Feng.?Design?of?a?10Bit?Successive?Approximation?A/D?Converter[J].?Semiconductor?Technology，?2004，?29（4）：?73.

[15]PHILLIP?E.?Allen，DOUGLAS?R.?HOLBERG.?CMOS模擬集成電路設(shè)計(jì)[M].?2版.?北京：北京電子工業(yè)出版社，?2005.

[16]曹一江，?王振群，?陳建春，?等.?用于低功耗?A/D?轉(zhuǎn)換器的運(yùn)算跨導(dǎo)放大器設(shè)計(jì)[J].?哈爾濱理工大學(xué)學(xué)報(bào)，?2010，?15（2）：84.

CAO?Yi-jiang，?WANG?Zhen-qun，?CHEN?Jian-chun，?et?al.?Design?of?an?OTA?in?a?Low?Power?A/D?Converter[J].?Journal?of?Harbin?University?of?Science?and?Technology，?2010，?15（2）：?83.

[17]CHAE?Y，?HAN?G.?Low?Voltage，?Low?Power，?Inverter-based?Switched?Capacitor?Delta-sigma?Modulator[J]?IEEE?J.?Solid-State?Circuits，?2009，44（2）：458.

[18]馮奕翔，?李哲英.?高速高精度比較器的設(shè)計(jì)[J].?北京聯(lián)合大學(xué)學(xué)報(bào)（自然科學(xué)版），?2011，?25（3）：?25.

FENG?Yi-xiang，?LI?Zhe-ying.?Design?of?High?Speed?and?High?Precision?Comparator?[J].?Journal?of?Beijing?UnionUniversity（Natural?Science?Editon），?2011，?25（3）：?25.

[19]吳蓉，?嚴(yán)曉浪.?一種高精度動態(tài)CMOS比較器的設(shè)計(jì)與研制[J].?電路與系統(tǒng)學(xué)報(bào)，?2007?（4）：?119.

WU?Rong，?YAN?Xiao-lang.?A?Precise?Dynamic?CMOS?Comparator?[J].Journal?of?Circuits?and?Systems，?2007?（4）：?119.

[20]WEGMANN?G，?VITTOZ?E?A，?Rahali?F.?Charge?Injection?in?Analog?MOS?Switches[J].?IEEE?Journal?of?Solid-State?Circuits，?1987，?22（6）：?1091.

[21]SHEU?B，?SHIEH?J?H，?Patil?M.?Modeling?Charge?Injection?in?MOS?Analog?Switches[J].?IEEE?Transactions?ON?Circuits?and?Systems.?87，?34（2）：?214.

（編輯：溫澤宇）