一種宇航FPGA芯片的上電復(fù)位電路潛通路干擾分析

李森 繆依展 楊鹿 滕樹鵬 張凱華

（1上海航天電子技術(shù)研究所/八院智能計(jì)算技術(shù)重點(diǎn)實(shí)驗(yàn)室，上海，201109；2上海航天技術(shù)研究院，上海，201109）

潛通路是指因系統(tǒng)或設(shè)備中存在異常電路通路，當(dāng)受到特定的激勵(lì)后產(chǎn)生的響應(yīng)，其直接后果是觸發(fā)電路中非預(yù)期存在的功能，抑制了正常需要的功能[1]。航天器的功能性能升級(jí)日新月異，隨之而來的是器上電子電路系統(tǒng)的速度、規(guī)模、容量、復(fù)雜程度等指標(biāo)呈指數(shù)級(jí)增長，電子電路系統(tǒng)的功能增多也帶來了系統(tǒng)間接口日漸復(fù)雜。由此，對(duì)多個(gè)分系統(tǒng)交互處產(chǎn)生的潛通路干擾的分析，其重要性日益突顯。

筆者結(jié)合宇航電子系統(tǒng)測試中的現(xiàn)象，論述一種基于宇航FPGA芯片上電復(fù)位電路的潛通路干擾分析，為宇航應(yīng)用中大規(guī)模高速芯片上電復(fù)位電路中的潛通路干擾分析提供一種思路。

1 航天器電路潛通路干擾

航天器電子系統(tǒng)的復(fù)雜程度日益增高，電路的供電及回線設(shè)計(jì)難度日漸增大，供電系統(tǒng)中，易出現(xiàn)電壓倒灌、電流浪涌及地線噪聲等干擾。

1.1 電壓倒灌干擾

航天器系統(tǒng)在整器設(shè)計(jì)時(shí)，通常被分解為多個(gè)分系統(tǒng)，再由分系統(tǒng)進(jìn)行下一級(jí)的細(xì)分，一般分到可單獨(dú)實(shí)現(xiàn)某種功能的單機(jī)或設(shè)備為止。在多電子設(shè)備供電共同連接的情況下，各電子設(shè)備根據(jù)功能，在上電過程中存在時(shí)間差，導(dǎo)致電子設(shè)備在上電前，電路中存在電壓倒灌的干擾，倒灌電壓通常使用隔離電路進(jìn)行隔離。

1.2 電流浪涌干擾

電子設(shè)備為了提高電源品質(zhì)以及EMC特性，在電源輸入端加入大量的電容濾波電路，因此在加電啟動(dòng)瞬間要吸取大量的電流[2]。電流的瞬態(tài)不平衡，可能導(dǎo)致電子設(shè)備供電線路處于振蕩狀態(tài)，以至于無法正常啟動(dòng)，通常航天器電子設(shè)備需要設(shè)計(jì)專門的浪涌隔離電路。

1.3 地線噪聲干擾

在航天器地面測試過程中，為對(duì)整器功能進(jìn)行測試監(jiān)控，會(huì)引入地面測試設(shè)備進(jìn)行輔助。地面測試設(shè)備通常采用市電供電，并將其回線接入航天器電路回線中。各種不同的地面測試設(shè)備與市電的隔離情況參差不一，且市電受更大的回路影響，由此會(huì)產(chǎn)生地線噪聲干擾。為考察航天器電子設(shè)備對(duì)地線噪聲干擾的免疫性能，需通過EMC試驗(yàn)對(duì)電子設(shè)備進(jìn)行考核。

2 上電復(fù)位電路模型

上電復(fù)位電路廣泛應(yīng)用于數(shù)字電路系統(tǒng)中，尤其以需要在上電時(shí)完成寄存器初始化、程序加載、數(shù)據(jù)讀取等功能的芯片為多。而在航天應(yīng)用中，為保證系統(tǒng)的穩(wěn)定性與可靠性，上電復(fù)位電路的正確使用是強(qiáng)制標(biāo)準(zhǔn)要求。

航天電子系統(tǒng)中，為滿足數(shù)據(jù)處理、邏輯控制、接口轉(zhuǎn)換等功能實(shí)現(xiàn)，涉及使用到一種宇航級(jí)大規(guī)模FPGA，該芯片為反熔絲設(shè)計(jì)，規(guī)模為200萬門。該芯片在上電時(shí)必須通過上電復(fù)位電路提供復(fù)位電平，以保證芯片的實(shí)際復(fù)位時(shí)間大于要求復(fù)位時(shí)間，原理如圖1所示。

圖1 宇航FPGA上電復(fù)位電路原理示意圖

根據(jù)圖1，設(shè)計(jì)適應(yīng)該芯片的上電復(fù)位電路，如圖2所示。該芯片上電復(fù)位信號(hào)工作電壓為3.0V～3.3V。上電延時(shí)t可根據(jù)公式 （1）計(jì)算。

式中，Vt為任意時(shí)刻t電容上的電壓值，V0為電容上的初始電壓值，Vu為電容充滿電后的電壓值。經(jīng)過一個(gè)時(shí)間常數(shù)的時(shí)間，電容上的電壓可達(dá)到充電電源電壓的0.63倍，即Vt=0.63Vu。經(jīng)計(jì)算，圖2中上電復(fù)位電路的上電延時(shí)理論值為675ms，可達(dá)最低要求工作電壓。

圖2 宇航FPGA上電復(fù)位電路原理圖

3 上電復(fù)位電路潛通路干擾分析

若在上電復(fù)位電路中存在潛通路干擾，尤其是干擾對(duì)電路中的RC電路進(jìn)行提前充電，可能會(huì)導(dǎo)致上電復(fù)位延時(shí)不足，F(xiàn)PGA芯片復(fù)位提前結(jié)束，影響FPGA功能正常運(yùn)行。在某典型的航天器整器測試中，對(duì)其中一個(gè)電子設(shè)備的供電及回線進(jìn)行測量，測量到兩種潛通路干擾電壓/噪聲。

3.1 一次供電倒灌及母線噪聲電壓

大規(guī)模FPGA的供電，由電壓轉(zhuǎn)換芯片將5V的二次電壓轉(zhuǎn)為3.3V電壓來滿足要求。圖3所示的是電壓轉(zhuǎn)換芯片 （MSK5230）的內(nèi)部電路圖，管腳1為電壓輸入，管腳2為電壓輸出，管腳3為二次地。

圖3 電壓轉(zhuǎn)換芯片 （MSK5230）內(nèi)部電路圖

當(dāng)電壓轉(zhuǎn)換芯片在正常工作時(shí)，三極管Q1工作在不飽和區(qū)，通過比較器D1與反饋電阻R1，R2調(diào)整輸出電壓；三極管Q3及溫度傳感器為過溫保護(hù)電路；二極穩(wěn)壓管D2及三極管Q4組成過流保護(hù)電路。當(dāng)管腳1無輸入時(shí)，管腳2有倒灌電壓存在情況下，三極管Q1存在寄生反向二極管，此寄生反向二極管的測試壓降約為0.3V，因此此時(shí)可在管腳1上存在倒灌電壓。

航天器整器測試時(shí)，地線上存在有脈沖寬度6μs，頻率為20kHz，幅值約為400mV的地噪聲疊加，噪聲波形如圖4所示。

圖4 航天器整器供電地線噪聲示意圖

在該狀態(tài)下測試時(shí)，5V電源的倒灌電壓為0.29V，該電壓與0.4V的地線噪聲疊加后可達(dá)到0.69V，此時(shí)電壓轉(zhuǎn)換芯片開始已經(jīng)有輸出，實(shí)測該輸出電壓約為0.35V。

3.2 地線噪聲

該設(shè)備電壓轉(zhuǎn)換芯片的3.3V輸出電壓端與二次地之間的實(shí)測負(fù)載阻抗是400Ω，對(duì)該部分電路進(jìn)行抽象簡化，使用ADS搭建的等效電路模型如圖5所示。

圖5 上電復(fù)位電路等效電路圖

脈沖寬度為 6μs， 周期為 50μs， 幅值為400mV的噪聲，對(duì)該噪聲進(jìn)行運(yùn)行仿真，仿真出RC電路中的電容充電電壓約60mV，如圖6所示。

圖6 第二類噪聲仿真結(jié)果圖

RC上電電路中的電容上干擾電壓為0.35V。代入公式 （1）中，計(jì)算可得上電復(fù)位延時(shí)變?yōu)?71.926ms，降低了15.3%。

4 優(yōu)化措施

4.1 電源芯片倒灌優(yōu)化

針對(duì)電源芯片電壓倒灌，常規(guī)的做法是在電源輸出端串聯(lián)低壓降二極管。當(dāng)輸出電壓為3.3V時(shí)，二極管正向?qū)?，?dāng)有反向電壓時(shí)，二極管反向截止，即可阻擋電壓倒灌。缺點(diǎn)為正向電壓有約為0.3V～0.5V壓降。本設(shè)備3.3V為CMOS邏輯芯片的IO電壓，供電電壓要求為（3.3±0.3）V，增加防倒灌二極管后實(shí)測電路可以正常工作。

4.2 地線噪聲優(yōu)化

針對(duì)地線上存在的噪聲，常規(guī)的優(yōu)化方法是電容旁路。理想電容的阻抗為Z=1/jωc，隨著信號(hào)頻率升高，阻抗變小。而實(shí)際電容因?yàn)橛屑纳姼械淖饔?，阻抗先變小再增大，即存在一個(gè)阻抗最低的諧振點(diǎn)，所以應(yīng)根據(jù)想要濾除的噪聲頻率來挑選合適的電容，串聯(lián)在信號(hào)和地之間，即可起到 “噪聲旁路”的作用。本次地噪聲的頻率為 20kHz。因此挑選 10μF的瓷片電容，20kHz時(shí)阻抗很小約為0.8Ω，能較好的起到噪聲信號(hào)旁路的作用。

本文使用潛通路干擾分析的方法，介紹了航天器電子系統(tǒng)中的主要干擾形式，對(duì)宇航大規(guī)模FPGA芯片的上電復(fù)位電路進(jìn)行分析，在測試中測量到電壓倒灌干擾和地線噪聲干擾，根據(jù)仿真分析的結(jié)果表明，在該案例的條件下，潛通路干擾將大規(guī)模FPGA的有效上電復(fù)位延時(shí)縮短了15.3%。這對(duì)FPGA上電復(fù)位電路以及FPGA代碼的設(shè)計(jì)具有啟示意義，通過軟硬件的裕度設(shè)計(jì)，滿足降額指標(biāo)，實(shí)現(xiàn)宇航大規(guī)模FPGA應(yīng)用過程中的可靠性與安全性。