一種新型的級(jí)聯(lián)Sigma-Delta調(diào)制器的建模設(shè)計(jì)

曹仕林, 陳紅梅, 尹勇生

(1.合肥工業(yè)大學(xué) 微電子設(shè)計(jì)研究所,安徽 合肥 230601; 2.合肥工業(yè)大學(xué) 教育部IC網(wǎng)上合作研究中心,安徽 合肥 230601)

隨著集成電路的快速發(fā)展,數(shù)字芯片的集成度和計(jì)算能力不斷提升,高性能數(shù)據(jù)轉(zhuǎn)換器的需求也不斷提升。傳統(tǒng)Nyquist-ADC對(duì)工藝匹配要求高,Sigma-Delta ADC采用過采樣和噪聲整形技術(shù)抑制帶內(nèi)量化噪聲,以速度換取轉(zhuǎn)化器的高精度,目前已經(jīng)在中低頻應(yīng)用領(lǐng)域占據(jù)主導(dǎo)地位。

對(duì)于過采樣率為M、Nbit量化的L階Sigma-Delta調(diào)制器,其信噪比(signal noise ration,SNR)表示為:

10(2L+1)lgM

(1)

通過(1)式可以看出,想要提高調(diào)制器的精度,可以通過增加量化位數(shù)、增加調(diào)制器階數(shù)或增大過采樣率來實(shí)現(xiàn)。但增加量化器的位數(shù)需要對(duì)應(yīng)的多位反饋DAC,這將引入DAC的非線性問題;增大過采樣率對(duì)于信號(hào)帶寬有著嚴(yán)格的限制;增加調(diào)制器的階數(shù)將引入高階調(diào)制器的穩(wěn)定性問題[1]。級(jí)聯(lián)結(jié)構(gòu)(multi-stage noise shaping,MASH)利用低階調(diào)制器級(jí)聯(lián)組成高階形式,是提升Sigma-Delta調(diào)制器精度很好的選擇,不存在穩(wěn)定性問題。

但是對(duì)于二階Sigma-Delta調(diào)制器,只有增加量化位數(shù)和過采樣率來提升精度。目前多位 DAC的動(dòng)態(tài)校準(zhǔn)匹配技術(shù)已經(jīng)相對(duì)成熟,但依然會(huì)大大增加電路設(shè)計(jì)的復(fù)雜度;對(duì)于音頻信號(hào)20 kHz的帶寬,過采樣率為256時(shí)采樣頻率已達(dá)到10.24 MHz,進(jìn)一步增加過采樣率已不符合實(shí)際要求。本文提出了一種新型的級(jí)聯(lián)結(jié)構(gòu)的Sigma-Delta調(diào)制器,結(jié)合級(jí)聯(lián)結(jié)構(gòu)的相關(guān)技術(shù),對(duì)二階Sigma-Delta調(diào)制器進(jìn)行改進(jìn),使二階調(diào)制器和一個(gè)額外的一位量化器組成級(jí)聯(lián)結(jié)構(gòu),以此提高二階Sigma-Delta調(diào)制器的噪聲整形能力。最終的仿真結(jié)果顯示,在加入電路的非理想因素仿真時(shí),信噪比達(dá)到114.4 dB,結(jié)果已經(jīng)超過二階Sigma-Delta調(diào)制器信噪比的理論值。

1 級(jí)聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器

傳統(tǒng)的級(jí)聯(lián)Sigma-Delta調(diào)制器和Sturdy-MASH調(diào)制器如圖1所示。

圖1 傳統(tǒng)的級(jí)聯(lián)Sigma-Delta調(diào)制器和Sturdy-MASH調(diào)制器

圖1中,虛線部分為傳統(tǒng)的MASH結(jié)構(gòu)Sigma-Delta調(diào)制器,通過將前一階段的量化噪聲輸入到下一階段來實(shí)現(xiàn)高階噪聲整形。H1、H2數(shù)字濾波器作為消除邏輯用于抵消第1階量化誤差,總輸出的計(jì)算公式為：

YMASH=STF1H1DX+(NTF1H1D-

STF2H2D)E1-NTF2H2DE2

(2)

其中,STF1、STF2分別為第1、第2級(jí)環(huán)路的信號(hào)傳遞函數(shù);NTF1、NTF2為噪聲傳遞函數(shù);E1、E2為量化誤差。

通過選擇H1D=STF2D和H2D=NTF1D可以消除第1級(jí)量化噪聲E1,其中下標(biāo)D表示數(shù)字電路用于區(qū)分模擬環(huán)路濾波器。在理想情況下,數(shù)字電路和模擬電路的完全匹配可以最終消除。最終輸出為:

Y=STF1STF2X-NTF1NTF2E2

(3)

但是,由于模擬濾波器與數(shù)字濾波器不匹配,輸出端會(huì)出現(xiàn)(NTF1STF2D-STF2NTF1D)E1。為了降低這種誤差,需要高增益運(yùn)放和精確的調(diào)制器系數(shù)來降低由不匹配造成的誤差泄露[2]。關(guān)于MASH結(jié)構(gòu)的許多研究中都釆用兩級(jí)運(yùn)放獲得80 dB以上的直流增益,以實(shí)現(xiàn)高精度的傳輸函數(shù),但是這會(huì)增加設(shè)計(jì)的復(fù)雜程度。

為了降低器件匹配性造成的影響,文獻(xiàn)[2]提出了一種Sturdy-MASH(SMASH)Sigma-Delta調(diào)制器,其輸出形式如圖1中實(shí)線部分所示。

調(diào)制器移除了后端的數(shù)字邏輯結(jié)構(gòu),在數(shù)字域的第1階段量化器輸出時(shí),將第2環(huán)路輸出反饋到第1環(huán)路。信號(hào)和噪聲傳遞函數(shù)為:

YSMASH=STF1X+NTF1(1-STF2)E1-

NTF1NTF2E2

(4)

當(dāng)選擇STF2=1-NTF2,得到:

YSMASH=STF1X+NTF1NTF2(E1-E2)

(5)

這種結(jié)構(gòu)的優(yōu)點(diǎn)就是去除數(shù)字抵消邏輯從而去除模擬數(shù)字間的器件匹配問題造成的噪聲泄露,文獻(xiàn)[3-6]先后對(duì)這種技術(shù)進(jìn)行了研究,但最終的輸出中還是會(huì)存在第1級(jí)的量化噪聲。

為了徹底消除第1級(jí)量化噪聲,文獻(xiàn)[7-9]中提出了一種基于延遲的噪聲抵消Sturdy-MASH(delay based noise cancelling sturdy MASH,DNC-SMASH)。在這種結(jié)構(gòu)中,第1個(gè)環(huán)路的輸出被延遲1個(gè)時(shí)鐘,延遲的效果由圍繞量化器的DAC補(bǔ)償。DNC-SMASH的輸出表達(dá)式為:

YDNC=z-1STF1X+NTF1(z-1-STF2)E1-

NTF1NTF2E2

(6)

通過選擇,可以完全消除E1。這樣輸出中只會(huì)出現(xiàn)第2級(jí)量化噪聲,能夠很好地增大調(diào)制器的噪聲整形能力。

2 新型級(jí)聯(lián)Sigma-Delta調(diào)制器

本文提出的級(jí)聯(lián)Sigma-Delta調(diào)制器如圖2所示。在第2級(jí)調(diào)制中去除了虛線部分的環(huán)路濾波器,通過一個(gè)量化器來處理第1級(jí)的量化誤差。對(duì)于DNC-SMASH結(jié)構(gòu)的輸出函數(shù)的條件STF2=z-1,選擇通過一個(gè)延遲來實(shí)現(xiàn)。調(diào)制器在Matlab中的線性模型如圖3所示。

圖2 DNC-SMASH架構(gòu)和本文提出的架構(gòu)

圖3 調(diào)制器的Simulink建模圖

調(diào)制器第1級(jí)的環(huán)路采用低失真的前饋結(jié)構(gòu),其噪聲和信號(hào)傳遞函數(shù)表示為:

(7)

(8)

第1級(jí)的量化噪聲作為第2級(jí)的輸入,經(jīng)過延遲和量化器,在第1級(jí)的量化輸出的數(shù)字域中減去,第2級(jí)的STF2=z-1、NTF2=1,帶入(6)式可以得到最終輸出表達(dá)式,即

YDNC=z-1X-(1-z-1)2E2

(9)

DNC-SMASH結(jié)構(gòu)中,最后的量化噪聲為NTF1NTF2E2,本文的調(diào)制器總的量化噪聲表示為NTF1E2=(1-z-1)2E2,對(duì)于只有2個(gè)積分器的Sigma-Delta調(diào)制器仍然滿足二階的噪聲整形。

對(duì)于傳統(tǒng)的ADC的量化誤差在電路中應(yīng)是很小的值,但對(duì)于Sigma-Delta調(diào)制器中一位的量化器,因?yàn)橐晃涣炕鞯妮敵鲈诟叩碗娖街g跳變,所以將量化誤差作為信號(hào),其幅度也在高低電平之間變化,從而不會(huì)出現(xiàn)一個(gè)非常小的幅值信號(hào)被傳輸?shù)降?個(gè)量化器而造成更大的誤差輸出。同時(shí),級(jí)聯(lián)Sigma Delta調(diào)制器中第1級(jí)噪聲包括許多閑置噪聲項(xiàng),第2級(jí)量化噪聲更接近真實(shí)白噪聲。因此這種結(jié)構(gòu)消除了第1級(jí)的量化噪聲,最終輸出中只有第2級(jí)的量化噪聲,所能達(dá)到的信噪比更高。

略去復(fù)雜的計(jì)算和大量的仿真工作驗(yàn)證,調(diào)制器系數(shù)最終選擇a1=0.5,a2=1.5,a3=2,g1=0.25,g2=0.5,k=3,調(diào)制器的整體性能達(dá)到理想的效果。在理想情況下仿真,結(jié)果顯示信噪比達(dá)到120.5 dB,有效位數(shù)達(dá)到19.7 bit。

3 非理想因素分析與仿真

在實(shí)際應(yīng)用中,非理想因素對(duì)于電路的影響是不容忽視的,本文在設(shè)計(jì)Sigma-Delta調(diào)制器時(shí)要估測(cè)非理想因素對(duì)實(shí)際電路的影響,用于指導(dǎo)模擬電路的設(shè)計(jì)。本設(shè)計(jì)中去除了數(shù)字邏輯部分,因此對(duì)于元件匹配的非理想因素要求不高,只需要考慮到電路的噪聲以及運(yùn)放的非理想等。

3.1 積分器噪聲

積分器噪聲主要是開關(guān)熱噪聲產(chǎn)生的。在多階的Sigma-Delta調(diào)制器中,第1階的噪聲影響最大,因此主要考慮第1個(gè)積分器產(chǎn)生的噪聲。假設(shè)輸入信號(hào)的幅度為A,則輸入為滿幅度的輸入功率為SS=A2/2,故而可以得到SNR為:

(10)

由此可見,噪聲大小與采樣電容CS有關(guān),CS越大,積分器噪聲越小,然而,CS的選擇還需要綜合考慮功耗和速度的問題。通過(10)式可以計(jì)算出采樣電容的值。本文中M=256,且希望精度達(dá)到16位,綜合考慮,確定第1級(jí)的CS=3 pF,即

(11)

3.2 運(yùn)算放大器的有限直流增益

運(yùn)放是積分器中的重要組成部分,在理想狀態(tài)下,希望運(yùn)放的增益為無窮大,然而在實(shí)際中增益是有限的。對(duì)于理想的運(yùn)放而言,其增益無窮大,基于理想運(yùn)放積分器的傳輸函數(shù)為:

(12)

而在實(shí)際情況中,有限運(yùn)放的增益導(dǎo)致了積分器存在泄露,這種情況下的傳輸函數(shù)為:

(13)

對(duì)于積分器而言,如果運(yùn)放的開環(huán)增益不夠大,那么就會(huì)引起Sigma-Delta 調(diào)制器的非線性,進(jìn)而降低了調(diào)制器的SNR,因此在設(shè)計(jì)電路的過程中要保證運(yùn)放的開環(huán)增益。通過仿真得到運(yùn)放增益對(duì)于Sigma-Delta調(diào)制器SNR的影響,加入與文獻(xiàn)[10]中的運(yùn)放增益結(jié)果的比較,如圖4所示。從圖4可以看出,當(dāng)運(yùn)放增益達(dá)到40 dB,信噪比基本不再變化,而傳統(tǒng)2-1級(jí)聯(lián)結(jié)構(gòu)調(diào)制器增益需要達(dá)到60 dB以上,說明此結(jié)構(gòu)具有SMASH結(jié)構(gòu)的優(yōu)點(diǎn),不需要過高的運(yùn)放來補(bǔ)償模擬與數(shù)字的不匹配。

圖4 運(yùn)放增益對(duì)調(diào)制器信噪比的影響

3.3 運(yùn)放的有限增益帶寬與壓擺率

運(yùn)放的有限增益帶寬積(gain-band width product,GBW)會(huì)引起系統(tǒng)的建立產(chǎn)生誤差,運(yùn)放有限GBW造成的積分器建立誤差會(huì)增加MASH調(diào)制器最后一級(jí)的量化誤差,這與其對(duì)單環(huán)拓?fù)浣Y(jié)構(gòu)的影響相同;此外,對(duì)MASH結(jié)構(gòu)來說這還會(huì)使前一級(jí)的噪聲殘留下來,并泄露到輸出。對(duì)于運(yùn)放的非線性建立是由于運(yùn)放有限的壓擺率造成的。非線性建立帶來的誤差最終表現(xiàn)為失真,對(duì)調(diào)制器性能的影響較大。通常使運(yùn)放的壓擺率足夠大以避免非線性建立帶來的誤差,但是壓擺率越大,需要的電流也就越大,則功耗也越大。

調(diào)制器的信噪比與運(yùn)放的有限增益帶寬和壓擺率的關(guān)系如圖5所示,該結(jié)果是通過仿真驗(yàn)證得到的,當(dāng)有增益帶寬增加到60 MHz時(shí)、壓擺率增加到45 V/μs時(shí),信噪比基本不再變化。

圖5 運(yùn)放有限和壓擺率對(duì)調(diào)制器信噪比的影響

4 仿真結(jié)果

整個(gè)Sigma-Delta調(diào)制器加入非理想因素的行為級(jí)仿真的模型如圖6所示。

圖6 調(diào)制器加入非理想因素的Simulink模型

綜合對(duì)非理性因素的分析,非理想因素的取值如下:運(yùn)放有限直流增益為40 dB,有限增益帶寬為60 MHz,壓擺率為45 V/μs,采樣電容為3 pF。

本文級(jí)聯(lián)Sigma-Delta調(diào)制器在加入非理想因素情況下的輸出頻譜圖如圖7所示,加入非理想因素時(shí)調(diào)整器的SNR達(dá)到110.5 dB,有效位數(shù)達(dá)到18.06 bit。仿真結(jié)果說明,本文的級(jí)聯(lián)Sigma-Delta調(diào)制器的性能與2階Sigma-Delta調(diào)制器相比,SNR已經(jīng)超過其理論值。而且這種結(jié)構(gòu)還繼承了SMASH結(jié)構(gòu)的優(yōu)點(diǎn),不需要高增益的運(yùn)放來補(bǔ)償模擬與數(shù)字間的不匹配,積分器運(yùn)放的增益僅需40 dB就能滿足電路高精度的需求。

圖7 加入非理想因素的調(diào)制器輸出PSD

本文提出的新型級(jí)聯(lián)結(jié)構(gòu)與傳統(tǒng)的2階、2-1級(jí)聯(lián)以及本文搭建的2-1 SMASM結(jié)構(gòu)Sigma-Delta的性能對(duì)比見表1所列。

表1 幾種調(diào)制器的性能對(duì)比

本文中的級(jí)聯(lián)Sigma-Delta調(diào)制器對(duì)比于傳統(tǒng)2階和2-1級(jí)聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器在性能上有明顯的優(yōu)勢(shì)。

5 結(jié) 論

本文基于Matlab Simulink設(shè)計(jì)了一款新型的級(jí)聯(lián)結(jié)構(gòu)的Sigma-Delta調(diào)制器,以二階Sigma-Delta調(diào)制和額外的量化器級(jí)聯(lián),達(dá)到了更好的噪聲整形效果。仿真結(jié)果表明,當(dāng)輸入信號(hào)帶寬為20 kHz,過采樣率為256時(shí),理想調(diào)制器有效位數(shù)高達(dá)19.72 bit,考慮非理想因素后有效位數(shù)為18.06 bit。仿真結(jié)果相比于二階Sigma-Delta調(diào)制器實(shí)現(xiàn)了更高的精度。