存算一體化的發(fā)展現(xiàn)狀挑戰(zhàn)與對(duì)策建議

李雅琪 溫曉君

近年來，隨著數(shù)據(jù)量的日益增長，CPU運(yùn)算能力不斷提升，內(nèi)存的訪問延遲卻幾乎沒有提升。傳統(tǒng)架構(gòu)下，存儲(chǔ)與運(yùn)算之間數(shù)據(jù)交換通路窄、能耗高的問題日益凸顯，存算一體則成為現(xiàn)階段實(shí)現(xiàn)高帶寬、低功耗計(jì)算需求的一條有效途徑。因此，有必要梳理存算一體技術(shù)的發(fā)展現(xiàn)狀與挑戰(zhàn)，以便對(duì)產(chǎn)業(yè)做出針對(duì)性的扶持與引導(dǎo)。

一、存內(nèi)計(jì)算的發(fā)展現(xiàn)狀

存算一體化成為緩解存算調(diào)用低效的有效方案

在馮·諾依曼的架構(gòu)中，存儲(chǔ)器與處理器是兩個(gè)完全分離的單元，處理器根據(jù)指令從存儲(chǔ)器中讀取數(shù)據(jù)、完成運(yùn)算，并存回存儲(chǔ)器。

兩者之間的數(shù)據(jù)交換通路窄以及由此引發(fā)的高能耗兩大難題在存儲(chǔ)與運(yùn)算之間筑起一道“存儲(chǔ)墻”。

存算一體化將計(jì)算機(jī)中的運(yùn)算從中央處理器轉(zhuǎn)入內(nèi)存中進(jìn)行，可大幅降低數(shù)據(jù)交換時(shí)間以及計(jì)算過程中的數(shù)據(jù)存取的能耗。其技術(shù)路線可分為片外存儲(chǔ)與片內(nèi)存儲(chǔ)兩大類。

片外存儲(chǔ)，即基于數(shù)字芯片和存儲(chǔ)器配合的存算一體技術(shù)，通過在存儲(chǔ)器中植入計(jì)算芯片或者邏輯計(jì)算單元來提高讀寫速度。

片內(nèi)存儲(chǔ)，即數(shù)?；旌系拇嫠阋惑w技術(shù)，通過在存儲(chǔ)器嵌入算法權(quán)重，使得存儲(chǔ)器具備算法的功能，實(shí)現(xiàn)了真正意義上的將存儲(chǔ)和計(jì)算完全結(jié)合在一起。

人工智能熱潮為存算一體化的應(yīng)用帶來新空間

存算一體的雛形概述早在20世紀(jì)90年代就被提出，雖一直被認(rèn)為是有潛力的革命性技術(shù)，但對(duì)其應(yīng)用的必要性始終缺乏論證，因此尚未在處理器與存儲(chǔ)行業(yè)得到產(chǎn)業(yè)化的應(yīng)用。

隨著基于深度學(xué)習(xí)技術(shù)的人工智能應(yīng)用熱潮再次涌起，馮·諾依曼架構(gòu)的“存儲(chǔ)墻”問題也隨之日益凸顯。

例如，深度學(xué)習(xí)模型的每一層神經(jīng)網(wǎng)絡(luò)運(yùn)算都面臨著大量的存儲(chǔ)調(diào)用，每一次的讀取權(quán)重值都相當(dāng)于做了一次乘加累積運(yùn)算，而90%以上的運(yùn)算資源恰恰都消耗在了數(shù)據(jù)搬運(yùn)的過程之中。存算一體化，則尤其適用于此類數(shù)據(jù)訪問密集的應(yīng)用場景之中，它的引入，為人工智能芯片的產(chǎn)業(yè)化發(fā)展提供了有效的助力。

存算一體芯片市場廣闊，國內(nèi)外企業(yè)、科研院所紛紛布局

據(jù)Gartner預(yù)測，全球內(nèi)存計(jì)算市場將以每年22%的速度持續(xù)增長，截至2020年底，這一市場體量有望達(dá)到130億美元。企業(yè)方面，英特爾、博世、美光、Lam Research、應(yīng)用材料、微軟、亞馬遜、軟銀都投資了NOR閃存存算一體芯片。

其中，英特爾發(fā)布的傲騰固態(tài)盤采用了片外存儲(chǔ)技術(shù)，實(shí)現(xiàn)CPU與硬盤之間數(shù)據(jù)高速搬運(yùn)，從而平衡高級(jí)分析和人工智能等大規(guī)模內(nèi)存工作負(fù)載的性價(jià)比。

國內(nèi)知存科技、新憶科技等大量初創(chuàng)公司進(jìn)入存算一體市場，其中知存科技開發(fā)的超低功耗語音識(shí)別存算一體芯片采用片外存儲(chǔ)技術(shù)，預(yù)計(jì)今年實(shí)現(xiàn)量產(chǎn)，與普通專用芯片相比，其算力可提高10至50倍。

科研院所方面，加州大學(xué)圣芭芭拉分校謝源教授團(tuán)隊(duì)致力于在新型存儲(chǔ)器件ReRAM（阻變存儲(chǔ)）里面實(shí)現(xiàn)計(jì)算的功能研究，即PRIME架構(gòu)。清華大學(xué)劉勇攀教授團(tuán)隊(duì)和汪玉教授團(tuán)隊(duì)均參與了PRIME架構(gòu)的研發(fā)，目前已實(shí)現(xiàn)在150nm工藝下流片，在阻變存儲(chǔ)陣列里實(shí)現(xiàn)了計(jì)算存儲(chǔ)一體化的神經(jīng)網(wǎng)絡(luò)，功耗降低20倍，速度提高50倍。

此外，清華大學(xué)與SK海力士聯(lián)合成立智能存儲(chǔ)計(jì)算芯片聯(lián)合研究中心，未來五年，中心將致力于研發(fā)存算一體與近存儲(chǔ)處理技術(shù)。

二、存算一體化面臨三大挑戰(zhàn)

一是計(jì)算精度有限

現(xiàn)有的浮柵存儲(chǔ)器件并不適合用于計(jì)算，且片內(nèi)存儲(chǔ)本質(zhì)上是使用模擬計(jì)算，計(jì)算精度將會(huì)受到模擬計(jì)算低信噪比的影響，通常精度上限在8bit左右，而且只能做定點(diǎn)數(shù)計(jì)算，難以實(shí)現(xiàn)精準(zhǔn)的浮點(diǎn)數(shù)計(jì)算。因此并不適用于需要高計(jì)算精度的人工智能訓(xùn)練場景，僅僅適用于嵌入式人工智能等對(duì)于能效比有著高要求而對(duì)于精確度有一定容忍的場景。

二是應(yīng)用落地場景邊界條件限制較多

存內(nèi)計(jì)算僅適合原本就對(duì)存儲(chǔ)需求較大的場景，而對(duì)于本身存儲(chǔ)需求并不高的場景，為了引入內(nèi)存計(jì)算而加上一塊大內(nèi)存反倒會(huì)增加成本，適得其反。尤其是隨著內(nèi)存容量的增加，內(nèi)存成本往往呈指數(shù)級(jí)增長，且內(nèi)存容量上限有限，性價(jià)比不理想導(dǎo)致內(nèi)存計(jì)算無法惠及更多用戶、更多場景。

目前來看，在人工智能本身仍在探尋應(yīng)用場景的前提下，存算一體化的落地問題，仍需要緊密結(jié)合具體應(yīng)用場景具體分析。

三是芯片開發(fā)生態(tài)亟待打造

當(dāng)前，存算一體芯片的產(chǎn)業(yè)化尚處于起步階段，目前仍面臨產(chǎn)業(yè)鏈上游支撐不足、下游應(yīng)用不匹配等諸多的困局。

例如，在芯片的設(shè)計(jì)階段，由于存算一體芯片區(qū)別于常規(guī)的芯片設(shè)計(jì)方案，所以目前市面上沒有成熟的專用EDA工具輔助設(shè)計(jì)和仿真驗(yàn)證;芯片流片之后，也沒有成熟的工具協(xié)助測試;在芯片落地應(yīng)用階段，暫時(shí)沒有專用的軟件與之匹配。因此，亟需圍繞存算一體打造生態(tài)。

三、對(duì)策建議

把握技術(shù)路徑轉(zhuǎn)換機(jī)遇，加快存算一體技術(shù)研發(fā)

聚力發(fā)展高帶寬內(nèi)存、新型非易失性存儲(chǔ)器等存算一體技術(shù)，著力突破存算一體模擬信號(hào)誤差、高效模擬/數(shù)字信號(hào)轉(zhuǎn)換等關(guān)鍵技術(shù)。需要引導(dǎo)高?？蒲性核c企業(yè)成立聯(lián)合實(shí)驗(yàn)室，以加強(qiáng)存算一體芯片的原型設(shè)計(jì)、驗(yàn)證、流片加工等技術(shù)的工藝儲(chǔ)備，加快存算一體芯片產(chǎn)業(yè)化進(jìn)程，推動(dòng)其在人工智能、物聯(lián)網(wǎng)等領(lǐng)域的應(yīng)用，打造我國的長項(xiàng)優(yōu)勢。

制定全面且長期的存算一體發(fā)展戰(zhàn)略

在“十四五”以及中長期集成電路研發(fā)與產(chǎn)業(yè)化布局中，將存算一體作為重點(diǎn)發(fā)展方向，編制存算一體技術(shù)發(fā)展路線圖。加大存算一體研發(fā)支持力度，在國家01專項(xiàng)（核高基重大專項(xiàng)）和集成電路、人工智能相關(guān)產(chǎn)業(yè)化專項(xiàng)中予以引導(dǎo)支持。拓展存儲(chǔ)設(shè)計(jì)類初創(chuàng)企業(yè)融資渠道，對(duì)標(biāo)志性成熟產(chǎn)品推動(dòng)國家基金和社會(huì)資本跟投。強(qiáng)化高?？蒲性核?、芯片設(shè)計(jì)企業(yè)、晶圓廠、生產(chǎn)制造企業(yè)、封裝測試企業(yè)、整機(jī)企業(yè)之間聯(lián)動(dòng)效應(yīng)，構(gòu)建存算一體產(chǎn)業(yè)新生態(tài)。

責(zé)任編輯：趙宇然

zhaoyr@staff.ccidnet.com