PandaX-nT暗物質(zhì)探測實(shí)驗(yàn)讀出電子學(xué)預(yù)研系統(tǒng)的研制

王淑文，沈仲弢,*，王 碩，封常青，劉樹彬

(1.核探測與核電子學(xué)國家重點(diǎn)實(shí)驗(yàn)室，中國科學(xué)技術(shù)大學(xué)，安徽 合肥 230026；2.中國科學(xué)技術(shù)大學(xué) 近代物理系，安徽 合肥 230026)

暗物質(zhì)模型[1]是解釋宇宙結(jié)構(gòu)的關(guān)鍵理論之一，已在天文學(xué)相關(guān)實(shí)驗(yàn)與理論[2-4]中預(yù)言了其存在性。國際上，多個實(shí)驗(yàn)組均在開展相關(guān)的暗物質(zhì)直接探測實(shí)驗(yàn)，如意大利的XENON實(shí)驗(yàn)[5]、美國的LUX實(shí)驗(yàn)[6]等。在中國，PandaX系列實(shí)驗(yàn)[7]是利用氙作為探測介質(zhì)的暗物質(zhì)直接探測實(shí)驗(yàn)。PandaX實(shí)驗(yàn)位于中國錦屏地下實(shí)驗(yàn)室，利用氣液二相型氙時間投影室(time projection chamber，TPC)技術(shù)直接探測暗物質(zhì)重要的候選粒子——弱相互作用重粒子(weak interactive massive particle，WIMP)[8-9]。當(dāng)入射粒子與TPC中氙原子發(fā)生作用，將電離氙原子并激發(fā)氙原子產(chǎn)生閃爍信號(S1信號)；而電離氙原子產(chǎn)生的電子在TPC中電場作用下，產(chǎn)生電致發(fā)光信號(S2信號)。S1信號與S2信號的寬度取決于電子擴(kuò)散尺度和TPC中氙氣的厚度，S1信號的寬度一般在幾十ns，而S2信號則一般彌散在1 μs左右的時間窗口內(nèi)[10-11]。同時，在1 keVee能量下，S1信號為幾個PE，而S2信號則為S1信號的50～100倍，最小的S2信號在百PE左右[11]。

PandaX實(shí)驗(yàn)經(jīng)過了一系列升級，其中PandaX-Ⅰ和PandaX-Ⅱ均取得了重要的科學(xué)成果[12-16]。為進(jìn)一步提高暗物質(zhì)探測的靈敏度，PandaX實(shí)驗(yàn)將進(jìn)一步升級為PandaX-nT實(shí)驗(yàn)。PandaX-nT實(shí)驗(yàn)TPC中液氙質(zhì)量將達(dá)到4 t，光電倍增管(PMT)數(shù)量也增加到512路；未來將升級到30 t，PMT數(shù)量也將達(dá)到上千路。在PandaX-Ⅰ和PandaX-Ⅱ?qū)嶒?yàn)中，主要通過計(jì)算S2信號與S1信號的比值實(shí)現(xiàn)對主要本底和信號的甄別；此外還可通過粒子和電子的S1信號的PSD(pulse shape discrimination)進(jìn)行本底甄別。但受限于PandaX-Ⅱ商業(yè)FADC采樣率(100 MS/s)問題，幾十ns級別的波形無法完成[11]。因此，PandaX-nT的升級還要求讀出電子學(xué)能對S1信號進(jìn)行高速、高精度的采樣(>500 MS/s)，從而進(jìn)一步研究PSD算法來提高探測靈敏度[17-20]。由于PandaX-nT探尋的是稀有事例，運(yùn)行時事例率約為3 Hz[10]，但考慮到需對整個系統(tǒng)進(jìn)行刻度，而電子源刻度時事例率為30 Hz[10]，因此需讀出電子學(xué)觸發(fā)率至少為30 Hz，以保證整個系統(tǒng)的正常運(yùn)行。同時為兼容基于網(wǎng)絡(luò)的數(shù)據(jù)控制系統(tǒng)[21]，電子學(xué)系統(tǒng)應(yīng)采用以太網(wǎng)傳輸數(shù)據(jù)。最后還要具有較高可擴(kuò)展性，能適應(yīng)以后更大規(guī)模的讀出需求與觸發(fā)需求。這對整個讀出電子學(xué)系統(tǒng)提出了挑戰(zhàn)，需讀出電子學(xué)能進(jìn)行高速高精度波形采樣(>500 MS/s)，同時能實(shí)現(xiàn)不同的觸發(fā)算法需求，滿足觸發(fā)率和相應(yīng)的帶寬需求，并有較高的可擴(kuò)展性，而以往的基于商業(yè)插件的讀出系統(tǒng)不能滿足現(xiàn)有需求，需研制新的讀出電子學(xué)系統(tǒng)。本工作擬設(shè)計(jì)與研制PandaX-nT讀出電子學(xué)預(yù)研系統(tǒng)。

1 讀出電子學(xué)結(jié)構(gòu)

基于PandaX-nT的升級對電子學(xué)提出的挑戰(zhàn)，整個讀出電子學(xué)采用模塊化思想設(shè)計(jì)，便于設(shè)計(jì)與擴(kuò)展。讀出電子學(xué)系統(tǒng)如圖1所示，其主要由前置放大電路模塊、波形數(shù)字化模塊(FDM)、數(shù)據(jù)獲取模塊(DAQ)和時鐘分發(fā)模塊等模塊組成。前置放大電路模塊主要用于將PMT輸出的信號放大，以提高信噪比。FDM模塊采用1 GS/s 14 bit的高速高精度的ADC對放大后的PMT信號進(jìn)行波形數(shù)字化，以滿足PandaX-nT對于PSD算法研究的需求；同時單個FDM集成8路ADC，具有較高的集成度。DAQ則采用基于純數(shù)字化的觸發(fā)判選，能靈活實(shí)現(xiàn)多種觸發(fā)算法；通過光纖匯總來自FDM的數(shù)據(jù)，方便擴(kuò)展；并通過以太網(wǎng)與服務(wù)器進(jìn)行通信，同時以太網(wǎng)部分兼容千兆和萬兆兩種以太網(wǎng)協(xié)議，便于根據(jù)不同觸發(fā)算法選擇合適數(shù)據(jù)帶寬。時鐘分發(fā)模塊則主要用于分發(fā)同步時鐘，保證整個系統(tǒng)的同步性。

圖1 讀出電子學(xué)預(yù)研系統(tǒng)基本結(jié)構(gòu)示意圖Fig.1 Block diagram of readout electronics pre-reasearch system

a——第1級差分放大；b——第2級運(yùn)算放大圖2 前置放大電路圖Fig.2 Pre-amplification circuit diagram

1.1 前置放大電路模塊

根據(jù)PandaX-nT PMT信號特征，前置放大電路模塊需10倍增益，-3 dB帶寬為250 MHz，如圖2所示。前置放大電路主要由兩級級聯(lián)放大器構(gòu)成，第1級差分放大電路為2倍增益，由于-3 dB帶寬為250 MHz，因此要求差分放大器增益帶寬積至少為500 MHz；同時為保證信號不失真，差分放大器壓擺率要好于200 V/μs。綜合以上考慮，差分放大器選用了Texas Instruments(TI)公司的THS4520，此芯片在2倍增益下帶寬為450 MHz，壓擺率為570 V/μs，滿足實(shí)驗(yàn)的需求。第2級運(yùn)算放大器設(shè)計(jì)增益為5倍，在滿足增益的要求下，選用TI公司的LMH6629芯片，此芯片具有噪聲低、壓擺率高等優(yōu)點(diǎn)。最后，通過兩級級聯(lián)10倍放大后的信號再經(jīng)過輸出驅(qū)動電路，通過同軸線纜傳輸至FDM模塊，從而減小了通過線纜傳輸過程中噪聲的干擾，提高了輸入信號的質(zhì)量。

1.2 FDM

為滿足PSD算法研究的需求，綜合功耗和通道集成度的考慮，F(xiàn)DM采用Analog Devices(ADI)公司的1 GS/s 14 bit的ADC——AD9680。AD9680是基于JESD204B的雙通道ADC，具有較高的集成度。1 GS/s的采樣率不僅滿足現(xiàn)有PSD算法研究的需求，同時保證了ADC單通道功耗較低，有利于系統(tǒng)設(shè)計(jì)。且AD9680峰峰值量程為1.94 V，與PandaX使用的商業(yè)插件量程相當(dāng)，能滿足PMT信號的動態(tài)范圍需求。由于FPGA需支持JESD204B高速串行協(xié)議和光纖傳輸，因此選用Xilinx Kintex 7 系列FPGA XC7K420T。XC7K420T具有至少24條高速串行鏈路，能保證單個FDM模塊集成4片AD9680，同時還有多余的高速串行鏈路用于光纖傳輸。且XC7K420T具有42萬門邏輯資源和豐富的片內(nèi)RAM資源，能滿足FDM邏輯設(shè)計(jì)需求。FDM模塊還集成了兼容JESD204B協(xié)議的Jitter Cleaner PLL——LMK04610，用于產(chǎn)生ADC所需的高精度時鐘和JESD204B所需的SYSREF信號。

FDM采用PXI 6U標(biāo)準(zhǔn)板卡設(shè)計(jì)，結(jié)構(gòu)框圖如圖3所示。FDM主時鐘源是時鐘扇出模塊提供的25 MHz同步時鐘，然后通過模塊內(nèi)PLL Q產(chǎn)生ADC的采樣時鐘、FPGA的工作時鐘和用于JESD204B協(xié)議的SYSREF同步信號，從而保證了整個前端采集系統(tǒng)的時鐘的同步性。由SMA輸入的前放信號，經(jīng)過FDM內(nèi)部運(yùn)算放大器轉(zhuǎn)換成差分信號，并經(jīng)過低通濾波器濾除運(yùn)放帶來的高頻噪聲后，輸送到AD9680。每片AD9680采樣后的數(shù)據(jù)通過4條10 Gb/s的JESD204B鏈路匯總到FPGA中。在FPGA中，通過來自DAQ的觸發(fā)信號，將觸發(fā)窗口內(nèi)的有效數(shù)據(jù)全部存儲在FPGA內(nèi)部RAM中，其余數(shù)據(jù)丟棄；存儲后的有效數(shù)據(jù)，經(jīng)添加時間戳、觸發(fā)號等信息后，重新組裝成完整的數(shù)據(jù)幀，并通過光纖將此數(shù)據(jù)幀上傳到DAQ中。

圖3 FDM結(jié)構(gòu)框圖Fig.3 Block diagram of FDM

1.3 DAQ

DAQ用于匯總來自FDM的數(shù)據(jù)和分發(fā)觸發(fā)信號，其結(jié)構(gòu)框圖如圖4所示，每個DAQ主要由光纖收發(fā)器、Xilinx XC7K420T FPGA、DDR和以太網(wǎng)收發(fā)器等組成。每個DAQ有16路光纖收發(fā)器，能匯集并控制來自16個FDM的數(shù)據(jù)，匯總的數(shù)據(jù)先緩存在模塊內(nèi)的DDR存儲中，然后通過以太網(wǎng)和交換機(jī)傳輸?shù)椒?wù)器集群。每路光纖收發(fā)器通過FPGA高速串行接口，恢復(fù)FDM模塊傳輸?shù)臄?shù)據(jù)?；謴?fù)的FDM數(shù)據(jù)包含每個通道的擊中信息，通過觸發(fā)判選算法，產(chǎn)生觸發(fā)信息，并通過光纖將觸發(fā)信息再發(fā)送給FDM。

圖4 DAQ結(jié)構(gòu)框圖Fig.4 Block diagram of DAQ

DAQ數(shù)據(jù)匯總框圖如圖5所示。由于光纖鏈路延遲的不確定性，會造成不同F(xiàn)DM通道擊中信息到達(dá)時刻不一致。因此，在FPGA中，通過彈性緩沖區(qū)消除光纖鏈路的延遲不確定，保證擊中信息的同時性。接收到的FDM數(shù)據(jù)，先通過FPGA內(nèi)部彈性緩沖區(qū)消除通道之間的延遲后，進(jìn)入到數(shù)據(jù)FIFO中；然后DAQ將多個通道的數(shù)據(jù)，添加幀頭、幀尾、時間戳等信息后，重新組裝成數(shù)據(jù)幀，并將組裝好的數(shù)據(jù)幀存儲到DDR中，然后通過以太網(wǎng)傳輸。

圖5 DAQ數(shù)據(jù)匯總框圖Fig.5 Block diagram of data collection of DAQ

1.4 基于數(shù)字化的觸發(fā)判選方案

為實(shí)現(xiàn)有效事例的篩選，剔除噪聲的干擾，需對探測到的信號進(jìn)行觸發(fā)判選。在預(yù)研系統(tǒng)中，觸發(fā)系統(tǒng)采用基于數(shù)字化的觸發(fā)判選方案。純數(shù)字化的觸發(fā)判選方案，可充分利用FPGA內(nèi)部強(qiáng)大的邏輯資源，實(shí)現(xiàn)各種可重構(gòu)的觸發(fā)算法。

在預(yù)研系統(tǒng)的驗(yàn)證階段，觸發(fā)算法主要基于全局過閾觸發(fā)，其框圖如圖6所示。FDM通過采集PMT信號，將8路波形信息進(jìn)行積分，積分后的結(jié)果通過抽取，傳輸?shù)紻AQ；DAQ通過FPGA內(nèi)部FIFO匯總來自16個FDM的波形信息，然后通過流水線結(jié)構(gòu)將所有的波形信息進(jìn)行積分求和，得到最終的波形信息；最后，通過調(diào)整合適閾值，使S1和S2信號積分后的波形均能分別過閾，從而得到最終的觸發(fā)信號，并將此觸發(fā)信號和當(dāng)前的時間戳信息通過光纖下發(fā)到各FDM。FDM在接收到DAQ的觸發(fā)信息和時間戳后，將窗口內(nèi)2 μs的數(shù)據(jù)打上時間戳后，重新組幀，上傳到DAQ，最終匯總到服務(wù)器。由于在TPC中，S1信號和S2信號之間的時間差代表著逃逸電子的漂移時間，并且S1信號總是先于S2信號觸發(fā)，因此對離線數(shù)據(jù)利用時間戳信息能區(qū)分S1信號和S2信號。

圖6 觸發(fā)算法框圖Fig.6 Block diagram of trigger system

單個DAQ能容納128路通道信號，因此對于PandaX-nT升級實(shí)驗(yàn)，512路通道信號需4個DAQ。同時，預(yù)研系統(tǒng)還利用額外的1塊DAQ，匯總其余4個DAQ觸發(fā)信息，最后根據(jù)512路通道信號產(chǎn)生最終的觸發(fā)信號，并通過其余4個DAQ分發(fā)到FDM。

1.5 基于以太網(wǎng)的高速數(shù)據(jù)傳輸

在PandaX-nT實(shí)驗(yàn)中，由于通道數(shù)較多，同時采用高速高精度波形數(shù)字化技術(shù)，因此要求DAQ具有較高的數(shù)據(jù)傳輸速率。而以太網(wǎng)正滿足這種高帶寬需求。同時為保證數(shù)據(jù)傳輸?shù)目煽啃裕璨捎每煽康膫鬏攲油ㄐ艆f(xié)議TCP。

以太網(wǎng)實(shí)現(xiàn)框圖如圖7所示，在FPGA中實(shí)現(xiàn)以太網(wǎng)和TCP協(xié)議的具體過程。以太網(wǎng)物理層(PHY)實(shí)現(xiàn)是通過實(shí)例化FPGA內(nèi)部高速串行收發(fā)器，將千兆以太網(wǎng)1 Gb/s串行數(shù)據(jù)流串并轉(zhuǎn)換成125 MHz、8 bit并行數(shù)據(jù)。以太網(wǎng)PHY層并行數(shù)據(jù)通過GMII接口，與TCP協(xié)議處理IP核SiTCP相連。SiTCP[22]是日本KEK電子學(xué)組專門為物理實(shí)驗(yàn)開發(fā)設(shè)計(jì)的處理TCP協(xié)議的IP核。SiTCP IP核中，包含了以太網(wǎng)MAC協(xié)議層和TCP協(xié)議處理層。SiTCP中TCP協(xié)議的實(shí)現(xiàn)如圖8所示。當(dāng)計(jì)算機(jī)(客戶端)需通過以太網(wǎng)與SiTCP(服務(wù)端)通信時，先通過3次握手建立1條可靠的連接通道，即：計(jì)算機(jī)首先向SiTCP發(fā)送1個SYN請求建立連接；然后當(dāng)SiTCP接收到SYN后，向計(jì)算機(jī)發(fā)送1個確認(rèn)信息SYN/ACK，表示允許建立連接；最后當(dāng)計(jì)算機(jī)接收到SiTCP發(fā)送的SYN/ACK后，再次向SiTCP發(fā)送1次確認(rèn)信息ACK，表示已正確接收到SYN/ACK信號。此后，計(jì)算機(jī)與SiTCP直接建立1條數(shù)據(jù)連接通道，用于后續(xù)的數(shù)據(jù)傳輸。在數(shù)據(jù)傳輸階段，SiTCP將DDR中存儲的有效數(shù)據(jù)通過前面建立的數(shù)據(jù)通道，上傳到計(jì)算機(jī)中，當(dāng)計(jì)算機(jī)正確接收到數(shù)據(jù)幀后，向SiTCP發(fā)送1條正確接收的確認(rèn)信號ACK；只有當(dāng)SiTCP接收到來自計(jì)算機(jī)的確認(rèn)信號ACK后，才開始下一次傳輸，否則就認(rèn)為上一次傳輸失敗，從而重新發(fā)送上次的數(shù)據(jù)幀，直到計(jì)算機(jī)正確接收到為止。通過這種傳輸、確認(rèn)、出錯重傳的機(jī)制保證數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

圖7 以太網(wǎng)實(shí)現(xiàn)框圖Fig.7 Block diagram of implementation of Gigabit Ethernet

由于有確認(rèn)信息ACK的傳輸，基于TCP的千兆以太網(wǎng)有效傳輸速率并不能達(dá)到1 Gb/s，經(jīng)測試，實(shí)際平均速率約600 Mb/s。對于PandaX電子源刻度信號，觸發(fā)率為30 Hz。在采用S1、S2單獨(dú)過閾觸發(fā)算法下，每個過閾信號的時間窗為2 μs，因此對于1路通道信號，1次觸發(fā)產(chǎn)生2 μs×14 bit/Sample×1 GS/s，即28 kbit數(shù)據(jù)。對于S1信號和S2信號，則1次有效事例數(shù)據(jù)為56 kbit。因此，對于1個DAQ，128路通道信號在觸發(fā)率為30 Hz條件下，數(shù)據(jù)率為56 kbit×128×30 Hz，即210 Mb/s。因此基于TCP的以太網(wǎng)協(xié)議能滿足數(shù)據(jù)傳輸?shù)膸捯蟆?/p>

圖8 SiTCP數(shù)據(jù)傳輸框圖Fig.8 Block diagram of data transmission of SiTCP

圖9 前置放大電路增益和帶寬測試結(jié)果界面Fig.9 Interface of gain and bandwidth test results of pre-amplifier

2 系統(tǒng)測試

整個系統(tǒng)的測試由整個讀出電子學(xué)的性能測試和與探測器系統(tǒng)的初步聯(lián)合測試構(gòu)成。

2.1 讀出電子學(xué)的性能測試

1) 前置放大電路模塊性能測試

前置放大電路性能測試主要測試前置放大電路的增益和帶寬，同時還要驗(yàn)證其噪聲性能的好壞。增益和帶寬的測試是利用信號源輸入一定頻率的正弦信號，測試其輸出結(jié)果，通過輸入輸出的對比，得到其實(shí)際增益和帶寬結(jié)果。噪聲測試是在無輸入的情況下，測試輸出的噪聲幅值計(jì)算放大電路的信噪比。

圖9為前置放大電路模塊增益和帶寬的測試結(jié)果界面。從圖9可看到，當(dāng)輸入信號幅度峰峰值為120 mV時，放大電路輸出結(jié)果為1.2 V，增益為10倍，而-3 dB帶寬為256 MHz，滿足設(shè)計(jì)需求。圖10為噪聲測試的結(jié)果界面。在沒有輸入情況下，放大電路模塊輸出噪聲RMS為0.422 mV，扣除示波器自身的噪聲RMS 0.153 mV，計(jì)算得到放大電路模塊噪聲RMS為0.269 mV。

2) ADC性能測試

ADC性能測試主要分為靜態(tài)性能測試和動態(tài)性能測試。靜態(tài)性能測試包括微分非線性(differential nonlinearity, DNL)、積分非線性(integral nonlinearity, INL)等指標(biāo)。動態(tài)性能測試主要測試ADC有效位(effective number of bits, ENOB)。

靜態(tài)性能測試是通過信號源向每個ADC通道輸入低頻的滿幅度正弦信號，然后將ADC采集到的波形數(shù)據(jù)根據(jù)ADC碼值進(jìn)行直方圖統(tǒng)計(jì)分析，最后根據(jù)直方圖統(tǒng)計(jì)結(jié)果計(jì)算分析得到ADC靜態(tài)性能INL和DNL。圖11所示為FDM 1個通道的靜態(tài)性能測試結(jié)果，測試中正弦信號輸入頻率為7.9 MHz。從圖11可看到，DNL結(jié)果在-0.15LSB～0.15LSB(LSB為最低有效位)之間，INL結(jié)果在-4LSB～4LSB之間。此測試結(jié)果與AD9680數(shù)據(jù)手冊提供的測試結(jié)果相當(dāng)，ADC靜態(tài)性能正常。

動態(tài)性能測試是通過Agilent公司的高速信號發(fā)生器E4438C產(chǎn)生單一頻率的正弦信號，經(jīng)帶通濾波器后輸入到FDM的ADC通道，最后通過分析ADC采集到的正弦波信號的頻譜圖計(jì)算ENOB。表1列出FDM上8個通道的測試結(jié)果。從表1可看到，除通道8由于距離PCB板上數(shù)字部分較近，性能低于其余通道外，其余通道在250 MHz頻率輸入范圍內(nèi)，有效位均好于9.40 bit。AD9680手冊指標(biāo)為10.7 bit@170 MHz，這是由于FDM前端是采用有源器件直流耦合，導(dǎo)致信噪比低于數(shù)據(jù)手冊。

圖10 前置放大電路噪聲測試結(jié)果界面Fig.10 Interface of noise test results of pre-amplifier

圖11 ADC靜態(tài)性能測試結(jié)果Fig.11 Static performance test result of ADC

表1 ADC ENOB測試結(jié)果Table 1 Test result of ADC ENOB

3) 以太網(wǎng)傳輸測試

基于SiTCP的以太網(wǎng)測試是通過DAQ FPGA產(chǎn)生PRBS序列，然后通過SiTCP發(fā)送到計(jì)算機(jī)；計(jì)算機(jī)通過以太網(wǎng)接收來自DAQ的PRBS序列，并校驗(yàn)，來測試整個以太網(wǎng)的穩(wěn)定性與傳輸速率。通過長時間測試，基于SiTCP以太網(wǎng)正常傳輸，并未出現(xiàn)錯誤，測試中，基于SiTCP的以太網(wǎng)平均速率約為600 Mb/s，滿足整個讀出電子學(xué)系統(tǒng)的需求。

2.2 與探測器的初步聯(lián)合測試

為檢驗(yàn)整個讀出電子學(xué)對探測器實(shí)際S1、S2信號的獲取能力以及整個讀出系統(tǒng)的穩(wěn)定可靠性，在中國錦屏地下實(shí)驗(yàn)室利用PandaX-Ⅱ TPC探測器驗(yàn)證整個讀出電子學(xué)性能。

1) 單光子標(biāo)定測試

由于PMT的不一致性，相同信號PMT在同一工作高壓下，其增益也會有一定差異，因此需對其增益進(jìn)行標(biāo)定。單光子標(biāo)定測試中，利用發(fā)光二極管(LED)的弱光模式標(biāo)定。整個測試流程如下：通過控制提供給LED的電流信號，使LED工作在弱光模式下，間斷產(chǎn)生光子。PMT的光陰極吸收1個光子并發(fā)射1個電子，通過后續(xù)打拿極的倍增后，最終倍增電子被陽極獲取；PMT產(chǎn)生的信號最終被讀出電子學(xué)采集。

采集到的單光子信號減去基線后，在一定窗口對波形信號進(jìn)行積分，從而得到單光子標(biāo)定結(jié)果。圖12所示為探測器中1個通道的標(biāo)定結(jié)果。圖中左側(cè)較高的峰是臺基，對應(yīng)著讀出電子學(xué)接收到LED外觸發(fā)，但PMT未接收到光子；右側(cè)的峰代表單光電子峰。兩個峰值之間的差值即為PMT增益。從圖12可看到，測得的通道增益為391.5道，與PandaX-Ⅱ以往標(biāo)定結(jié)果相當(dāng)。

圖12 單光子標(biāo)定結(jié)果Fig.12 Test result of single photon calibration

2) 探測器信號測試

為檢驗(yàn)讀出電子學(xué)對S1、S2信號的獲取能力，關(guān)閉PandaX-Ⅱ TPC探測器LED后，對探測器信號進(jìn)行采集。圖13所示為1次探測的結(jié)果。從圖13可清晰看到信號的S1峰與S2峰，表明整個讀出電子學(xué)工作正常。

3 總結(jié)

本文針對PandaX-nT升級實(shí)驗(yàn)設(shè)計(jì)完成了讀出電子學(xué)預(yù)研系統(tǒng)。該讀出電子學(xué)預(yù)研系統(tǒng)包括前置放大電路模塊、集成8通道的高速高精度FDM、集成16路光纖通道和基于以太網(wǎng)傳輸?shù)腄AQ和時鐘分發(fā)模塊等模塊。目前，已完成了整個電子學(xué)讀出系統(tǒng)的性能測試，并與探測器進(jìn)行了初步聯(lián)合測試，驗(yàn)證了讀出電子學(xué)系統(tǒng)的性能指標(biāo)，為后續(xù)進(jìn)一步完善和擴(kuò)展做好了準(zhǔn)備。

圖13 探測器信號測試結(jié)果Fig.13 Test result of detector signal