基于FPGA的智能交通控制系統(tǒng)設(shè)計

石俊杰 張雪峰 崔寶華

摘 要：本文針對現(xiàn)有交通管理系統(tǒng)已逐漸滿足不了交通量增長需要的問題，特別是十字交叉路段，它處于道路交通的瓶頸部位，能否合理的設(shè)置該路段關(guān)系到整個系統(tǒng)的交通功能。本文專門設(shè)計了一種在十字交叉路口使用的智能交通控制系統(tǒng)，在不改變現(xiàn)有道路條件下，根據(jù)不同相位車流量的不同調(diào)整交通信號燈的啟亮時間。

關(guān)鍵詞： FPGA ，交通控制，車流量，EDA技術(shù)

一、前言

自我國改革開放以來，國民經(jīng)濟持續(xù)快速增長與城市化進程的不斷提速，汽車保有量也急劇增長，我國城市的[]交通建設(shè)卻嚴重滯后，極大影響了人們的正常出行。如何治理城市交通的諸多問題，成為我們當下必須予以優(yōu)先解決的議題。

傳統(tǒng)的交通控制系統(tǒng)多數(shù)由單片機或PLC實現(xiàn)，系統(tǒng)是預先設(shè)置好固定的配時，無法根據(jù)實時交通的具體情況做出適時調(diào)整，不利于交通的高效運行。由于傳統(tǒng)電路設(shè)計存在以上不足，經(jīng)過研究分析后，本文通過學習研究系統(tǒng)硬件設(shè)計、FPGA的開發(fā)、QuartusⅡ和Modelsim的軟件環(huán)境等，確立設(shè)計方案。利用FPGA系統(tǒng)開發(fā)平臺，應(yīng)用Verilog DHL硬件描述語言，通過QuartusⅡ13.1和Modelsim10.0軟件綜合仿真，設(shè)計出可以根據(jù)實時交通車流量的改變，適時調(diào)整交通信號燈的時間的智能交通控制系統(tǒng)，彌補了現(xiàn)行交通信號控制系統(tǒng)的不足，有效的緩解了交通秩序問題，提升交通的運行能力，節(jié)約能源損耗，提高交通效益，舒緩城市交通擁堵。

二、交通控制系統(tǒng)的硬件設(shè)計

為了解決以上問題，本文設(shè)計了一種能夠根據(jù)實時交通的車流量調(diào)整各相位交通信號燈啟亮時間的智能交通控制系統(tǒng)，該系統(tǒng)能夠有效緩解實時交通擁堵現(xiàn)象，提升交叉路口車輛的通行率，達到控制交通的目的。

（一）硬件系統(tǒng)的總體設(shè)計

交通系統(tǒng)控制系統(tǒng)由主控模塊、計時模塊、顯示模塊、輸入模塊等組成，每個不同的模塊在中央控制器的統(tǒng)一協(xié)調(diào)下工作實現(xiàn)預期效果。

系統(tǒng)大體工作過程為：電源電路為這個系統(tǒng)供電后，由時鐘電路為FPGA系統(tǒng)提供恒定的時鐘信號，再由傳感器將十字路口的實時交通車流量數(shù)據(jù)傳送到上位機，使用Verilog硬件描述語言編寫代碼，利用Quartus II 13.1Modelsim SE-64 10.0軟件對代碼編譯、仿真后下載到FPGA芯片上，按鍵輸入是通過交通管理控制人員根據(jù)工作經(jīng)驗得出的合理的控制策略調(diào)整交通信號燈的啟亮時間和倒計時顯示，通過以上步驟實現(xiàn)了基于FPGA的交通控制系統(tǒng)的整體設(shè)計。

本系統(tǒng)的核心器件是Altera公司生產(chǎn)的Cyclone Ⅳ四代FPGA，四代的FPGA在密度、速度、功耗等多方面明顯優(yōu)化于CycloneⅠ/Ⅱ/Ⅲ系列，屬于高容量、低成本的核心器件，開發(fā)板外設(shè)有SDRAM、串行FLASH、1602、12864、LED、串口、擴展口等，Storm Ⅳ E6有15408個邏輯單元，504KB的嵌入式存儲器，4個PLL，20個時鐘網(wǎng)絡(luò)，8個I/O組，40個定制IP軟核等專門的功能模塊。硬件資源配置：核心器件EPS4配置芯片，4M bit容量 Flash;USB 接口提供電源，50MHZ有源晶振，8個LED發(fā)光二極管，4個通用按鍵，容量為64Mbit的SDRAM，MAX485 接口，RS232 UART 串口，專用時鐘輸入、輸出接口，40 腳擴展接口，16PIN 擴展口，JTAG和 AS 接口等。

（二）交通燈顯示電路及倒計時顯示

在設(shè)計過程中采用單個對應(yīng)顏色的的發(fā)光二極管模擬實時交通道路上的紅黃綠燈，時間倒計時顯示在共陽極七段數(shù)碼管上。數(shù)碼管由七個LED和一個小數(shù)點LED構(gòu)成顯示設(shè)備，能顯現(xiàn)出0-9十個數(shù)字和小數(shù)點，在實際生活中應(yīng)用廣泛。

本文設(shè)計中的交通信號燈的顯示電路和倒計時電路如圖1所示，分別在東、西、南、北四個方向顯示交通現(xiàn)況，電路通過控制端口連接在FPGA開發(fā)板上。設(shè)置周期為72秒。

（三）車輛檢測器的設(shè)計

結(jié)合實時交通的不同情況采取不同方案，選用不同車輛檢測器，當路面處于建設(shè)初級階段或道路翻修期，該種情況下采用環(huán)形線圈車輛檢測器。對于不方便重修的市政工程、不方便施工的公路路面和不適宜封鎖的交通路段選用紅外線車輛檢測器。本文中根據(jù)不同需要選擇兩種車輛檢測器。

1、環(huán)形線圈檢測電路設(shè)計

環(huán)形線圈檢測器（如圖2）可以根據(jù)時間間隔的數(shù)據(jù)推算出時間周期內(nèi)車流量的多少，將金屬線圈L1A和L1B連接在變壓器T輸入兩端，通過四個二極管D1-D4使電壓值保持穩(wěn)定值。振蕩電路經(jīng)過三極管Q2Q3構(gòu)成的負反饋電路產(chǎn)生了具有恒定值的正弦波形，經(jīng)過以上環(huán)節(jié)，金屬線圈的L轉(zhuǎn)換成了LC電路的頻率，通過LM393和74HC14等元件將正弦波整形、放大、濾波，使輸出波形組成整形濾波電路，最后輸出具有穩(wěn)定值邊沿波形。最后通過設(shè)置NE567外圍電路的相關(guān)參數(shù)，使檢測頻率檢測不到道路上無車通過的頻率，當交通中有車駛過，檢測到頻率，芯片引腳8發(fā)生電平變化，此時輸出信號為數(shù)字信號，將數(shù)字信號接入在FPGA的芯片上，通過檢測近似方波信號下降沿的數(shù)量來檢測交通流。

論文中設(shè)計的環(huán)線線圈車輛檢測器應(yīng)用在同一條車道一定距離內(nèi)放置兩個金屬線圈，通過計算車輛進入第一個線圈時脈沖的上升沿和進入第二個線圈時的脈沖上升沿的時間差和放置的兩個金屬線圈的實際距離，就可以計算出經(jīng)過線圈的車流量。設(shè)置位置如圖3。

2、紅外線檢測電路設(shè)計

紅外車輛檢測器是通過微處理器的數(shù)字化處理，可以應(yīng)用到檢測車流量和交通使用者的方向。紅外車輛檢測器對車流量檢測，成為城市交通安全重要的監(jiān)控系統(tǒng)，它在智能交通管理系統(tǒng)中占有一定的地位，是難以割舍的一部分。紅外線檢測電路的傳感器含有一對紅外線反射管和接收管，發(fā)射管發(fā)射出特定頻率的紅外線，當被檢方向遇到反射面時，反射回來的紅外線被接收管接收，因比較器LM393具有抗干擾性強、穩(wěn)定性強等優(yōu)點，電路設(shè)計中采用比較器LM393對電路進行處理之后，實驗板上綠燈點亮，信號輸出接口輸出數(shù)字信號為0，該傳感器的探測距離可以通過電位器調(diào)節(jié)閾值比較電壓，其具有干擾小、便于設(shè)置、安裝、維護等特點，非常廣泛地應(yīng)用在車輛檢測、計數(shù)、循跡等場所。電路如圖4。

三、 交通控制系統(tǒng)的軟件設(shè)計、仿真及驗證

本文選用了Verilog硬件描述語言，使用QuartusⅡ13.1和 modelsim10.0對電路進行開發(fā)、仿真工作，最后用USB Blaster下載線下載到FPGA開發(fā)板中驗證是否實現(xiàn)預期功能。

（一）軟件設(shè)計

通過綜合比較、分析幾種設(shè)計方法的特點，決定此次電路設(shè)計方案，運用自頂向下設(shè)計方法，整個電路設(shè)計大體上可將模塊劃分為頂層模塊、車輛檢測模塊、車流量統(tǒng)計模塊、交通燈控制模塊。

頂層模塊的主要工作是連接外部電路的信號，包括了時鐘的輸入、車輛檢測器的輸入等，負責聯(lián)系各個子模塊之間工作。車輛檢測模塊的工作是利用車輛檢測器對交通道路上的過往車輛進行檢測，判斷該段交通路段是否有車輛經(jīng)過，并把檢測結(jié)果傳輸?shù)较乱粋€模塊進行處理。車流量統(tǒng)計模塊是根據(jù)上一模塊傳送的實時交通車量信號進行綜合計數(shù)，從而得出車流總量，并將得出的數(shù)據(jù)信號送到后續(xù)模塊進行比對分析處理。交通燈控制模塊接收上一模塊的數(shù)據(jù)信號，對數(shù)據(jù)信號進行綜合處理得出交通燈的相位相應(yīng)顏色信號燈起亮時間及人行橫道上行人通過的情況。為增加電路的隨機性加入了串口流量模塊和串口流量統(tǒng)計模塊。

（二）模塊仿真

1、車輛檢測模塊

檢測模塊是利用紅外線車輛檢測器對實時交通路段過往車輛進行檢測，將檢測結(jié)果，傳送到下一個模塊進行綜合處理。sensor_south為南北傳感器輸入， sensor_east為東西方向傳感器輸入。

2、車流量統(tǒng)計模塊

車流量統(tǒng)計模塊就是將上一模塊傳送的檢測數(shù)據(jù)結(jié)果進行統(tǒng)計+1計數(shù)操作，再將綜合處理的數(shù)據(jù)傳送到下一個模塊進行比對分析處理。此模塊主要是對傳感器和串口設(shè)置的流量進行監(jiān)測，一方面將當前的流量值送到下一個顯示模塊進行顯示，另外一個方面是根據(jù)兩個方向的差值，確定當前的狀態(tài)，送到交通燈的主模塊，進行燈的控制及時間的顯示。

3、交通燈控制顯示模塊

因主模塊的控制電路和倒計時顯示電路需要的是1KHZ的脈沖信號，而輸入的信號為50MHZ，所以利用時鐘模塊轉(zhuǎn)換為所需脈沖信號。

（1）時鐘模塊

FPGA時鐘引腳接入有源晶振的輸出信號為50MHZ，倒計時顯示電路需要的是1KHZ的脈沖信號，為了得到電路所需的1HZ穩(wěn)態(tài)的計時信號，本設(shè)計中采用時鐘電路模塊對有源晶振電路50MHZ進行分頻。

時鐘分頻器分為偶分頻和奇分頻，偶分頻的設(shè)計原理：設(shè)定參考時鐘CLK為觸發(fā)條件來做計數(shù)器，每當計數(shù)器為（n/2-1）時，輸出時鐘發(fā)生高低平轉(zhuǎn)換。奇分頻的原理是：把兩個計數(shù)器設(shè)置成相同的最大值（n-1），但是觸發(fā)條件是相反的，分別設(shè)置條件為上升沿和下降沿，

在時鐘分頻設(shè)計中，首先設(shè)定一個計數(shù)器為counter、時鐘使能信號為clk_1khz，工作時檢測到波形的上升沿操作加1，如此循環(huán)，當counter=49999999時，counter清零，counter清零后開始工作有效，產(chǎn)生了1KHZ的脈沖信號。

（2）顯示模塊

程序中需要對紅綠燈進行顯示控制和各個方向的車流量進行顯示，其中這個模塊主要完成是當前流量的顯示，其實就是一個動態(tài)掃描的過程。

（三）系統(tǒng)驗證

利用USB Blaster 下載線把已完成設(shè)計、仿真環(huán)節(jié)的交通信號控制系統(tǒng)模塊下載固化到 FPGA 芯片中，用于完成整個系統(tǒng)交通信號模塊的功能驗證。在完成智能交通系統(tǒng)的驗證中，用到了FPGA開發(fā)板的按鍵、數(shù)碼管、時鐘分頻、串口、JTAG&AS接口等資源。

利用USB Blaster 下載線把設(shè)計好的交通信號控制系統(tǒng)模塊下載固化 FPGA 芯片中，接通USB接口，連接已設(shè)計的交通燈電路，通過調(diào)試得出周期為72秒，其中紅燈36秒，綠燈為33秒，南北相位及相應(yīng)人行橫道綠燈，東西相位及相應(yīng)人行橫道紅燈，如下圖7。

通過紅外線車輛檢測器檢測車輛數(shù)量或由串口輸入數(shù)量時，當一相位的車流量大于15時，該相位的綠燈時間增長，紅燈時間減少。周期更改為75秒，紅燈時間為30秒，綠燈時間為42秒，黃燈時間固定不變3秒，如圖8。

經(jīng)過上文的驗證結(jié)論表明，本論文中設(shè)計的智能交通控制系統(tǒng)可以在硬件中運行，能達到預期設(shè)計效果。

四、結(jié)語

運用自頂而下的設(shè)計方法，應(yīng)用Verilog硬件描述語言對各個模塊編寫代碼，通過QuartusⅡ13.1和Modelsim10.0進行綜合仿真，驗證其設(shè)計的可靠性和實用性。最后進行電路驗證，該設(shè)計應(yīng)用Altera公司生產(chǎn)Cyclone Ⅳ四代型號為EP4CE6E22C8N 的FPGA芯片驗證，利用USB Blaster 下載線把設(shè)計好的交通信號控制系統(tǒng)模塊下載、固化到FPGA 芯片中，連接已設(shè)計的交通燈電路，觀察、調(diào)試、驗證整個電路的運行情況，得出結(jié)論：該設(shè)計電路可以在硬件上實現(xiàn)，達到預期設(shè)計效果。

【參考文獻】

[1]張國伍，彭宏勤.智能交通系統(tǒng)工程導論.北京：電子工業(yè)出版社，2003：4-10

[2] 祁駿.智能交通視頻事件流監(jiān)控系統(tǒng)關(guān)鍵技術(shù)研究.碩士論文.東南大學，2014

[3]吳曉華.城市平面交叉口交通信號的智能控制技術(shù)研究.碩士論文.武漢理工大學，2006

[4]陳傳明.城市道路交通智能控制方法的研究.碩士論文.安徽大學，2005

[5]王瑤.智能交通自適應(yīng)控制系統(tǒng)的研究與實現(xiàn).碩士論文.華北電力大學，2005