淺析集成電路的發(fā)展與前景以及CMOS全減器設(shè)計(jì)與分析

沙烽

摘 要：在經(jīng)濟(jì)技術(shù)快速發(fā)展的背景下，集成電路（IC）產(chǎn)業(yè)也發(fā)展迅速。集成電路將多個(gè)基本計(jì)算單元和有源器件集成在一個(gè)集成電路中，使電子產(chǎn)品體積更小，核心運(yùn)算更快，以滿足當(dāng)今的計(jì)算和使用需求。全減器是芯片運(yùn)算電路的核心和基本功能，實(shí)現(xiàn)了二進(jìn)制減法運(yùn)算。它是集成電路中最基本的單元，滿足了人們對(duì)信息處理的最基本的需求。本設(shè)計(jì)介紹了全減器的基本知識(shí)。根據(jù)集成電路的設(shè)計(jì)方法和要求，進(jìn)行全減器的邏輯電路圖和版圖設(shè)計(jì)。在邏輯電路圖的設(shè)計(jì)中，我們運(yùn)用所學(xué)知識(shí)，在全減器真值表的基礎(chǔ)上構(gòu)造原理圖。在版圖設(shè)計(jì)部分，介紹了如何用邏輯電路圖設(shè)計(jì)全減器集成電路以及在繪制版圖時(shí)應(yīng)注意的細(xì)節(jié)。

關(guān)鍵詞：集成電路;全減器;版圖設(shè)計(jì)

一、前言

隨著工業(yè)文明的快速發(fā)展，人們?cè)郊右蕾囯娮赢a(chǎn)品。這些電子產(chǎn)品是集成電路發(fā)展的產(chǎn)物。集成電路將數(shù)億個(gè)晶體管和有源器件集成在一塊硅片上，使得攜帶電子產(chǎn)品更加容易。

本文研究的減法器作為集成電路芯片的核心運(yùn)算單元，決定了芯片的速度。因此，一個(gè)合理、優(yōu)良的全減器單元是一個(gè)好的CPU的基礎(chǔ)。

接下來(lái)，本文將簡(jiǎn)要介紹全減法器的基本知識(shí)，根據(jù)邏輯電路圖的功能分析設(shè)計(jì)邏輯電路圖。通過(guò)本次設(shè)計(jì)對(duì)芯片的設(shè)計(jì)有一個(gè)初步的了解，對(duì)今后的其它設(shè)計(jì)有一定的參考意義。

二、全減器在集成電路中的作用

（一）全減器的簡(jiǎn)介

全減法是兩個(gè)二進(jìn)制數(shù)減法的運(yùn)算單位。最簡(jiǎn)單的總減法器是基于標(biāo)準(zhǔn)結(jié)果和借來(lái)顯示的。在二進(jìn)制系統(tǒng)中通過(guò)借一取二來(lái)通過(guò)改變兩個(gè)輸出變量的電平，從而實(shí)現(xiàn)減法運(yùn)算。在計(jì)算機(jī)中，通過(guò)一些計(jì)算可以被處理、加密以及用其他計(jì)算器解碼。

（二）全減器的作用

數(shù)字減法器電路是構(gòu)成集成電路的重要基礎(chǔ)電路，是集成電路設(shè)計(jì)與分析的重要環(huán)節(jié)。在算術(shù)運(yùn)算電路中，減法器作為組合邏輯電路的基本單元電路舉例具有一定的代表性，熟悉全減器的邏輯功能以及電路實(shí)現(xiàn)有助于加深我們對(duì)組合邏輯電路的理解和掌握。

在電路工作過(guò)程中，延時(shí)使得電路在周期內(nèi)得到的輸出結(jié)果與理論上電路邏輯輸出結(jié)果存在誤差，可能導(dǎo)致整個(gè)電路工作異常甚至崩潰。而全減器是CPU等運(yùn)算電路的核心，其速度和功耗等方面的性能直接影響到集成電路的整體性能。

三、CMOS全減器集成電路的原理圖設(shè)計(jì)

（一）全減器原理分析

不帶進(jìn)位減我們稱之為半減，帶進(jìn)位減稱之為全減法。將兩個(gè)多位二進(jìn)制數(shù)相減，除了最低位以外，每一位都應(yīng)該考慮來(lái)自低位的借位，即將兩個(gè)對(duì)應(yīng)位的加數(shù)和來(lái)自低位的借位3個(gè)數(shù)相減。這種運(yùn)算稱為全減，所用的電路稱為全減器電路。

根據(jù)二進(jìn)制運(yùn)算法可以列出1位全減器的真值表，再根據(jù)真值表我們又可以分析出它的卡諾圖，然后由卡諾圖分析化簡(jiǎn)可得出邏輯函數(shù)，綜上我們可以畫出全減器的邏輯圖

通過(guò)邏輯圖我們了解到一個(gè)全減器是由兩個(gè)異或門、三個(gè)與非門、及一個(gè)非門（通過(guò)反相器構(gòu)成）來(lái)組成，這些門構(gòu)成了全減器的功能。

（二）全減器原理圖的設(shè)計(jì)

通過(guò)分析真值表及其邏輯式的演算結(jié)合元器件的特性設(shè)計(jì)出全減器的邏輯電路圖，下面需要對(duì)其原理圖進(jìn)行設(shè)計(jì)，我們需要使用Tanner軟件中的S-Edit來(lái)繪制電路原理圖。

通過(guò)選取元件我們可以繪制反相器、兩輸入與非門和兩輸入異或門。為了達(dá)成目標(biāo)，需要用到NMOS，PMOS，Vdd與Gnd這4個(gè)模塊，所以我們要從組件庫(kù)中復(fù)制NMOS，PMOS，Vdd與Gnd這4個(gè)模塊到PLUS文件。在完成這些后，下面我們將會(huì)開(kāi)始進(jìn)行CMOS反相器、兩輸入與非門、兩輸入異或門的繪制。

完成我們所需器件原理圖繪制之后，我們將參照邏輯電路圖進(jìn)行原理圖的排版與連線，在連線中不能出現(xiàn)十字交叉及短路、斷路現(xiàn)象，所有器件應(yīng)準(zhǔn)確接入電源。

四、版圖設(shè)計(jì)

（一）設(shè)計(jì)版圖的基礎(chǔ)知識(shí)

在完成全減器電路的設(shè)計(jì)后，我們依照原理圖進(jìn)行其電路版圖的設(shè)計(jì)。在設(shè)計(jì)開(kāi)始前，我們需要先了解N阱（N-WELL）、有源區(qū)、多晶硅柵極和通孔及金屬連線的定義和使用規(guī)則。

在COMS工藝中，N型晶體管直接做在晶片的襯底上，而P型晶體管需要做在N阱中的，所以在制作芯片時(shí)，我們要先輕參雜工藝來(lái)制作出N阱，再進(jìn)行PMOS管的制作。

（二）通過(guò)軟件設(shè)計(jì)全減器電路版圖

我們通過(guò)Tanner軟件中的L-Edit來(lái)編輯電路圖，首先我們進(jìn)入電路版圖設(shè)計(jì)，

1.打開(kāi)L-Edit程序，執(zhí)行File-New命令，在菜單欄中輸入本次工程名，完成后保存;

2.圖層菜單標(biāo)識(shí)及選取操作介紹：

在L-Edit軟件編輯中，系統(tǒng)默認(rèn)我們是在P型硅襯底上，所以我們?cè)诶L制過(guò)程中并不需要進(jìn)行更改。

在軟件主界面圖中，左側(cè)有一個(gè)Layers面板，鼠標(biāo)單擊下拉列表，便會(huì)看到繪制版圖時(shí)需要選取的圖層。

3.環(huán)境設(shè)定

在繪制版圖之前，首先要有確實(shí)的大小，所以我們?cè)诶L圖之前要設(shè)定坐標(biāo)與實(shí)際長(zhǎng)度的關(guān)系。接下來(lái)我們選擇Setup命令，然后打開(kāi)Design對(duì)話框，在Technology選項(xiàng)卡中出現(xiàn)使用技術(shù)的名稱、單位與設(shè)定，我們選用技術(shù)單位Technology units為以Lambda為單位，而Lambda單位與內(nèi)部單位Internal Unit的關(guān)系可在Technology setup選項(xiàng)組中進(jìn)行設(shè)定。如下圖所示，我們?cè)O(shè)定一個(gè)Lambda為1000個(gè)Internal Unit，也設(shè)定一個(gè)Lambda等于一個(gè)Micron。接著我們選擇Grid選項(xiàng)卡，其中包括使用格點(diǎn)顯示設(shè)定、鼠標(biāo)停格設(shè)定與坐標(biāo)單位設(shè)定。設(shè)定結(jié)果為1個(gè)格點(diǎn)距離等于1個(gè)坐標(biāo)單位也等于1個(gè)Micron。

4.編輯組件

L-Edit編輯方式是以組件（Cell）為單位的，每一個(gè)文件可有多個(gè)組件，每一個(gè)組件表示一種電路圖的布局說(shuō)明，在我們每次打開(kāi)新文件時(shí)也自動(dòng)打開(kāi)一個(gè)組建，L-Edit軟件會(huì)自動(dòng)為我們以CELL來(lái)命名保存，我們也可根據(jù)需要選擇是否重命名。

6.繪制版圖注意事項(xiàng)：

在使用L-Edit繪圖時(shí)，應(yīng)先考慮好各個(gè)元器件的擺放位置，如何巧妙地連接，巧妙運(yùn)用到多層金屬，也應(yīng)考慮到電源線的走線。在確定這些后，我們也要考慮整體版圖的景觀，應(yīng)做到注意對(duì)稱性能的差異，這有主有提升電路性能。

芯片的輸入和輸出這兩端，在左側(cè)的為信號(hào)輸入，右側(cè)輸出的最佳分配，這樣我們就可以減少輸出到地磁干擾的輸入。

為傳輸高頻信號(hào)，必須避免降低層間電容的干擾;同時(shí)由于金屬或較長(zhǎng)多晶硅材料的電阻效應(yīng)，走長(zhǎng)線會(huì)導(dǎo)致更大的電阻值，這樣會(huì)產(chǎn)生防止寄生電阻而影響了電路的性能，所以在電路布線時(shí)不能走很長(zhǎng)的線。

五、結(jié)束語(yǔ)

全減器是芯片運(yùn)算電路的核心和基本功能，實(shí)現(xiàn)了二進(jìn)制減法運(yùn)算。

本論文主要使用集成電路進(jìn)行全減的電路設(shè)計(jì)，設(shè)計(jì)中采用反相器、與非門、異或門，其特點(diǎn)是運(yùn)用種類、數(shù)量最少的門電路，以減少電路中的信號(hào)延遲，提高運(yùn)算速度，且其中的連線也較少，十分方便。我們?cè)谶M(jìn)行電路設(shè)計(jì)時(shí)，具體方法應(yīng)視實(shí)際情況而定。

參考文獻(xiàn)：

[1] 朱正涌，張海洋，朱元紅.半導(dǎo)體集成電路[第2版][M]，北京：清華大學(xué)出版社，04.2009.

[2] 張淵.半導(dǎo)體制造工藝[M];北京：機(jī)械工業(yè)出版社，2011.

[3] 曾慶貴.集成電路版圖設(shè)計(jì)[M]，北京：機(jī)械工業(yè)出版社，02.2008.

[4] 王強(qiáng)，錢聲東，陳琳.電子技術(shù)與項(xiàng)目應(yīng)用[M]，中國(guó)人民大學(xué)出版社，2012.

[5] 賈立新，何劍春，包曉敏.數(shù)字電路[M]，北京：電子工業(yè)出版社，10.2007.

[6] 張紅.集成電路設(shè)計(jì)與項(xiàng)目應(yīng)用[M]北京：機(jī)械工業(yè)出版社.