CTCS3-300T車載設(shè)備測(cè)速測(cè)距單元硬件改進(jìn)方案研究

賈云光

(1.北京全路通信信號(hào)研究設(shè)計(jì)院集團(tuán)有限公司，北京 100070；2.北京市高速鐵路運(yùn)行控制系統(tǒng)工程技術(shù)研究中心，北京 100070)

1 概述

1.1 CTCS3-300T簡(jiǎn)介

CTCS3-300T 的 測(cè) 速 測(cè) 距 單 元（SDU）是CTCS3-300T 列控車載設(shè)備對(duì)列車速度進(jìn)行監(jiān)測(cè)的重要前端環(huán)節(jié)，其可靠性和準(zhǔn)確性直接影響了整個(gè)系統(tǒng)性能指標(biāo)。

伴隨著CTCS3-300T 列控車載設(shè)備的大量裝備以及長(zhǎng)時(shí)間運(yùn)行，列控車載設(shè)備在運(yùn)行過(guò)程中出現(xiàn)了許多無(wú)法解決的偶發(fā)性故障，其中最具代表性的是SDU 表現(xiàn)出的偶發(fā)性故障。在我國(guó)，高鐵運(yùn)行的可靠性和安全性要求在世界上居于前列，即使故障率較低的偶發(fā)性故障，也逐漸成為了人們出行關(guān)注的焦點(diǎn)，本著對(duì)高鐵運(yùn)輸高品質(zhì)的更高追求，偶發(fā)性故障解決也成了技術(shù)人員勢(shì)必攻克的難點(diǎn)。

眾所周知，定義為偶發(fā)性故障就說(shuō)明該故障解決難度較高，因其偶發(fā)性、不容易復(fù)現(xiàn)，故障解決就無(wú)從入手。本文介紹了如何解決和查找該問(wèn)題并提出優(yōu)化方案，以便為后續(xù)解決類似問(wèn)題提供可借鑒的思路和方法。

1.2 測(cè)速測(cè)距單元偶發(fā)性故障情況

經(jīng)過(guò)運(yùn)營(yíng)統(tǒng)計(jì)及技術(shù)人員初步分析，CTCS3-300T SDU 的偶發(fā)故障現(xiàn)象及記錄主要如表1 所示。

表1 測(cè)速測(cè)距單元偶發(fā)性故障現(xiàn)象Tab 1 SDU accidental fault phenomenon

表1 中所述兩種故障，在設(shè)備更換SDU 模塊后，故障不再出現(xiàn)。但是設(shè)備返廠后，各項(xiàng)測(cè)試指標(biāo)正常，即生產(chǎn)人員和技術(shù)人員均無(wú)法確定該模塊的故障點(diǎn)，判定為偶發(fā)性故障或總線干擾所致。

2 存在問(wèn)題及分析

2.1 問(wèn)題查找及分析

偶發(fā)性故障在現(xiàn)場(chǎng)很難復(fù)現(xiàn)，通過(guò)對(duì)現(xiàn)場(chǎng)故障長(zhǎng)時(shí)間統(tǒng)計(jì)，鎖定偶發(fā)故障率相對(duì)較高的車載設(shè)備單元，在室內(nèi)測(cè)試環(huán)境中進(jìn)行長(zhǎng)時(shí)間拷機(jī)測(cè)試以及施加各種技術(shù)手段，個(gè)別模塊故障最終得以復(fù)現(xiàn)，主要出現(xiàn)以下3 類故障，且涵蓋現(xiàn)場(chǎng)故障記錄，如表2 所示。

CTCS3-300T 系統(tǒng)中，ATP 通過(guò)總線管理單元（SDP）管理各個(gè)模塊，總線結(jié)構(gòu)如圖1 所示，SDU通過(guò)MVB 總線與CTCS3-300T 車載設(shè)備中的各個(gè)單元進(jìn)行連接。當(dāng)SDU 需要在總線中發(fā)送或者接收數(shù)據(jù)時(shí)，會(huì)將自己的MVB 管理芯片MVBC01 設(shè)置為不同的電平狀態(tài)，從而獲得總線發(fā)送數(shù)據(jù)的相應(yīng)權(quán)限。

表2 測(cè)試測(cè)距單元室內(nèi)測(cè)試故障記錄Tab 2 Fault record of SDU indoor test

圖1 CTCS3-300T MVB總線拓?fù)鋱DFig.1 Topology of CTCS 3-300T MVB

上述3 種故障，均由SDU 單元引起，卻體現(xiàn)為其他單元的故障記錄，因此判定：SDU 的MVBC01 在讀取或?qū)懭肟偩€時(shí)存在異常。在確定問(wèn)題初步原因時(shí)，就需要對(duì)SDU 的相關(guān)電路進(jìn)行分析和研究，確定故障根源，找到優(yōu)化方案。

2.2 原理圖分析

SDU 單元主要由兩塊電路板組成：IOCPU 板和擴(kuò)展板，IOCPU 負(fù)責(zé)MVB 通信及相關(guān)邏輯，擴(kuò)展板用于速度信息的采集。MVB 芯片周邊電路如圖2 所示， MVBC01 芯片通過(guò)FPGA 芯片連接到485 芯片向總線收發(fā)數(shù)據(jù)。

詳細(xì)電路如圖3 所示。

MVBC01 芯片為MVB 控制芯片。有3 根引腳控制信號(hào)輸入，輸出和輸出允許。通過(guò)示波器連接3 個(gè)引腳觀察在發(fā)現(xiàn)相關(guān)故障時(shí)其引腳與故障現(xiàn)象對(duì)應(yīng)的關(guān)系，經(jīng)過(guò)測(cè)試和分析發(fā)現(xiàn)存在如表3 所示的對(duì)應(yīng)關(guān)系。

圖2 測(cè)速測(cè)距單元MVB電路結(jié)構(gòu)圖Fig.2 Circuit diagram of SDU MVB

圖3 MVB周邊纖細(xì)電路圖Fig.3 MVB peripheral thin circuit diagram

表3 MVB控制信號(hào)與故障現(xiàn)象的對(duì)應(yīng)關(guān)系Tab 3 Correspondence between MVB control signal and fault phenomena

由表3 可知在相關(guān)故障發(fā)生時(shí)，其原因是相應(yīng)管腳運(yùn)行時(shí)電平出現(xiàn)異常導(dǎo)致某一管腳固定在高電平或低電平。為了進(jìn)一步分析導(dǎo)致高低電平的原因，對(duì)電路原理圖進(jìn)行分析，基本確定了如下部分電路可能存在問(wèn)題：

1）LTC485 存在問(wèn)題；

2）FPGA 存在問(wèn)題；

3）MVBC01 存在問(wèn)題；

4）其他問(wèn)題。

為排除器件本身存在批次問(wèn)題，測(cè)試采用替換方法，經(jīng)過(guò)反復(fù)試驗(yàn)，最終排除了器件批次質(zhì)量問(wèn)題。

2.3 問(wèn)題發(fā)現(xiàn)

在排除了各種因此器件質(zhì)量問(wèn)題導(dǎo)致的因素之外，重新對(duì)MVBC01 控制LTC485 的引腳進(jìn)行監(jiān)測(cè)分析，發(fā)現(xiàn)在一定時(shí)間內(nèi)存在輸出不穩(wěn)定。而造成這種不穩(wěn)定因素主要可能來(lái)自干擾。

經(jīng)過(guò)對(duì)電路板電路及PCB 仔細(xì)分析發(fā)現(xiàn)，SDU的CPU 板上的24M 晶振除了給MVBC01 使用以外，還通過(guò)長(zhǎng)的PCB 線引到X10 排線，再經(jīng)排線引到IO 板。VDX 的IO 板這條線是直接接到芯片的。但SDU 的IO 板這條線是懸空的，如圖4 所示。

如此長(zhǎng)的懸空線，會(huì)因PCB 布線及各部分阻抗的不同，導(dǎo)致作為天線將空間電磁干擾引入電路從而導(dǎo)致設(shè)備出現(xiàn)問(wèn)題。

圖4 晶振懸空線示意圖Fig.4 Schematic diagram of crystal suspension line

為驗(yàn)證對(duì)干擾來(lái)源的分析，進(jìn)行如下測(cè)試。如圖4 所示，在晶振懸空線上，人為加入短暫干擾，然后恢復(fù)，出現(xiàn)如表4 所示的3 種結(jié)果。

從表4 中，可以看出，短時(shí)的干擾確實(shí)能夠造成設(shè)備的死機(jī)，并能夠復(fù)現(xiàn)現(xiàn)場(chǎng)故障，從而驗(yàn)證邏輯分析的正確性。

3 改進(jìn)方案

3.1 優(yōu)化方案

根據(jù)電路及測(cè)試驗(yàn)證，晶振延長(zhǎng)線是導(dǎo)致MVC01 偶發(fā)死機(jī)的根本原因，其引入干擾會(huì)出現(xiàn)現(xiàn)場(chǎng)偶發(fā)的3 種故障現(xiàn)象。為解決引入干擾的問(wèn)題，需要切斷引入干擾的輻射源，根據(jù)電路改造及優(yōu)化的可行方案，提出如下3 種優(yōu)化方案。

1）取消晶振延長(zhǎng)線設(shè)計(jì)，從設(shè)計(jì)源頭防止該問(wèn)題的發(fā)生。

2）在晶振延長(zhǎng)線末端，加入高阻抗電阻。

3）優(yōu)化PCB 版布局，改變晶振延長(zhǎng)阻抗。

方案1：設(shè)計(jì)優(yōu)化

晶振延長(zhǎng)線設(shè)計(jì)原本是用于VDX 單元的電路設(shè)計(jì)，在SDU 中由于沒(méi)有相關(guān)電路設(shè)計(jì)，因此該懸空線應(yīng)該從設(shè)計(jì)上去掉，如圖5 紅色虛線部分。

圖5 方案一 設(shè)計(jì)優(yōu)化原理圖Fig.5 Scheme 1 Schematic diagram of design optimization

方案2：在晶振延長(zhǎng)線中串入電阻

天線設(shè)計(jì)中，改變天線阻抗可以降低天線接受外界電磁波的能力，因此在晶振中串入高阻抗的電阻，可以有效降低外界串入晶振延長(zhǎng)導(dǎo)致的干擾問(wèn)題，如圖6 所示。

圖6 方案二 優(yōu)化電路示意圖Fig.6 Scheme 2 Schematic diagram of optimized circuit

方案3：縮短晶振延長(zhǎng)

如圖7 中紅色部分所示，是將IOCPU 板上的A20 針拔除。這樣，24 MHz 晶振線上懸空只有3 cm 左右，大大縮短了晶振延長(zhǎng)線，從而能從很大程度上降低干擾。

圖7 方案三 優(yōu)化原理圖Fig.7 Scheme 3 Schematic diagram of optimization

3.2 方案比較及優(yōu)選

3.1 節(jié)中的3 種方案都可以解決測(cè)速測(cè)距單元存在問(wèn)題，對(duì)比3 種方案，綜合考慮工程實(shí)施難度，選擇方案3，原因如下。

方案3 中晶振延長(zhǎng)線原本懸空，拔除CPU 板上的X10-A20 后，原理上對(duì)整個(gè)電路圖沒(méi)有任何改動(dòng)，對(duì)電路的功能沒(méi)有任何影響，如圖8 所示。

圖8 方案實(shí)施的A20針腳位置圖Fig.8 A20 pin location map in scheme implementation

對(duì)于中長(zhǎng)期考慮，應(yīng)從設(shè)計(jì)上根本解決電路設(shè)計(jì)問(wèn)題，方案一無(wú)疑是最佳的解決方案。

3.3 測(cè)試及驗(yàn)證

使用兩個(gè)SDU 測(cè)試，這兩個(gè)SDU 原來(lái)均能在24 h 內(nèi)復(fù)現(xiàn)故障。針對(duì)兩個(gè)SDU 采取不同的措施進(jìn)行驗(yàn)證，如表5 所示。

表5 測(cè)試驗(yàn)證結(jié)果Tab 5 Test verification results

后恢復(fù)兩個(gè)模塊，故障在24 h 內(nèi)復(fù)現(xiàn)，綜上，晶振延長(zhǎng)線的懸空是導(dǎo)致問(wèn)題出現(xiàn)的原因。

4 總結(jié)

本次改進(jìn)方案已經(jīng)在全路2000 套CTCS3-300T 級(jí)列控車載設(shè)備上進(jìn)行了應(yīng)用，經(jīng)過(guò)近一年多的觀察，該偶發(fā)性故障未再發(fā)生，效果良好，測(cè)速測(cè)距相關(guān)類故障下降50%。