高精度溫度采編設(shè)備的穩(wěn)定性優(yōu)化設(shè)計(jì)

焦新泉,翟 菲,劉東海

(1.中北大學(xué) 電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，太原 030051；2.中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，太原 030051)

隨著近現(xiàn)代航空、航天設(shè)備的研究與發(fā)展，采編技術(shù)已經(jīng)廣泛的應(yīng)用在環(huán)境監(jiān)測(cè)、工業(yè)自動(dòng)化和航空航天等領(lǐng)域。特別是在航天領(lǐng)域，飛行設(shè)備在面對(duì)各種復(fù)雜環(huán)境時(shí)，信息采集的穩(wěn)定性和準(zhǔn)確性尤為重要[1]，因此對(duì)采編設(shè)備的性能等技術(shù)提出了更高的要求。目前大多數(shù)的采編設(shè)備都追求提高采集速度和擴(kuò)展采集通道數(shù)，而忽略了數(shù)據(jù)采集的準(zhǔn)確性和穩(wěn)定性，并且在強(qiáng)電磁干擾環(huán)境中采編設(shè)備的抗干擾能力就顯得尤為重要。本采編設(shè)備在滿足采集速度與精度的同時(shí)，對(duì)模擬電路輸入端增加冷端補(bǔ)償電路，對(duì)ADC驅(qū)動(dòng)電路進(jìn)行抗混疊濾波處理，并對(duì)采編設(shè)備進(jìn)行了可靠性設(shè)計(jì)和驗(yàn)證[2]。

1 系統(tǒng)整體設(shè)計(jì)

采編設(shè)備主要由采編器、地面綜合測(cè)試臺(tái)和地面測(cè)試計(jì)算機(jī)組成。采編裝置供電來自于地面測(cè)試臺(tái)，熱電偶網(wǎng)絡(luò)將溫度變化量轉(zhuǎn)換為電壓變化量，在采集板卡上變化的模擬電壓量經(jīng)過低通濾波、運(yùn)放跟隨和增益調(diào)整進(jìn)入模數(shù)轉(zhuǎn)換芯片變?yōu)閿?shù)字量，并通過內(nèi)部總線發(fā)送給主控卡；采編器主要完成對(duì)信號(hào)的采集、轉(zhuǎn)發(fā)和編碼[3]；地面測(cè)試臺(tái)及測(cè)試計(jì)算機(jī)主要對(duì)采編器進(jìn)行功能顯示及狀態(tài)驗(yàn)證，并完成對(duì)數(shù)據(jù)的分析和處理。設(shè)備組成如圖1所示。

2 硬件電路設(shè)計(jì)

2.1 采集電路抗干擾優(yōu)化設(shè)計(jì)

采集電路前端由32路傳感器進(jìn)行信號(hào)采集，經(jīng)過低通濾波電路濾除有用信號(hào)上的高頻噪聲，由參考結(jié)點(diǎn)補(bǔ)償電路進(jìn)行溫度補(bǔ)償，減小采集板卡一側(cè)溫度變化而造成的測(cè)量誤差，增益調(diào)整電路根據(jù)采集量程的不同調(diào)整增益，使得后端的AD采集電路能夠最大程度地表征原模擬信號(hào)，為了減小高頻噪聲和串?dāng)_的干擾，增加了二階濾波電路，利用二極管的正向?qū)ㄌ匦栽O(shè)計(jì)了過壓保護(hù)電路，模擬開關(guān)和模數(shù)轉(zhuǎn)換器對(duì)模擬信號(hào)進(jìn)行采樣量化，F(xiàn)PGA通過內(nèi)部總線對(duì)模擬開關(guān)和AD采樣進(jìn)行分時(shí)控制和切換，并接收來自采集卡的數(shù)字信號(hào)量[4]。

圖1 設(shè)備組成框圖

采集電路原理設(shè)計(jì)如圖2所示。

圖2 采集電路原理設(shè)計(jì)框圖

2.2 A/D轉(zhuǎn)換器抗混疊濾波電路設(shè)計(jì)

由于要提高AD轉(zhuǎn)換器的轉(zhuǎn)換精度，在AD前端設(shè)計(jì)了分壓跟隨電路和抗混疊濾波電路，分壓跟隨電路用于模數(shù)轉(zhuǎn)換芯片輸入信號(hào)的緩沖作用，由AD8032組成其具有建立時(shí)間短和低失真等優(yōu)點(diǎn)。如圖3所示，在兩個(gè)AD8032之間接入分壓電阻R2、R3，可以根據(jù)滿量程溫度范圍對(duì)應(yīng)的滿量程電壓量調(diào)整R2和R3的阻值，滿足AD轉(zhuǎn)換器的輸入要求[5]。

圖3 模擬開關(guān)及A/D轉(zhuǎn)換電路

由于溫度信號(hào)變化緩慢屬于低頻信號(hào)，容易受到高頻信號(hào)的干擾造成信號(hào)混疊，降低信噪比，因此在AD7621的前端增加了抗混疊濾波電路設(shè)計(jì)，可以有效地降低高頻信號(hào)的干擾，如圖3所示，電阻R4和電容C1構(gòu)成了一個(gè)低通濾波電路，有效地衰減了反沖噪聲和抑制了外帶噪聲。在選擇電阻R4時(shí)，要使R4的阻值盡量小，因?yàn)榇箅娮璞旧碜詭щ娐吩肼?，?huì)引起板間串?dāng)_，因此可以通過增加C1的容值，來減小抗混疊濾波電路的截止頻率，提高AD采集的精度[6]。

2.3 冷端補(bǔ)償結(jié)點(diǎn)的優(yōu)化處理

由于使用熱電偶傳感器進(jìn)行溫度采集，但熱電偶無(wú)法直接連接到電路板上，所以在電路板和熱電偶之間選用熱電偶補(bǔ)償導(dǎo)線進(jìn)行連接，熱電偶補(bǔ)償導(dǎo)線在一定范圍內(nèi)與熱電偶傳感器具有相同的溫度特性，補(bǔ)償導(dǎo)線在其工作范圍內(nèi)，延長(zhǎng)熱電偶，相當(dāng)于將熱電偶的冷端補(bǔ)償結(jié)點(diǎn)轉(zhuǎn)移到采集設(shè)備附近，有效減少了冷端結(jié)點(diǎn)受熱端(測(cè)量端)溫度變化的影響[7]。

在以前的設(shè)計(jì)當(dāng)中，熱電偶通過連接器連接到采編器，采編器內(nèi)部通過高溫導(dǎo)線連接電路板與連接器，再由電路板走線連接至運(yùn)放，這種連接方式過長(zhǎng)，并且導(dǎo)致冷端溫度與溫度補(bǔ)償電路的溫度很難一致，從而造成測(cè)量誤差的增大，因此在采編器內(nèi)部采用補(bǔ)償導(dǎo)線來進(jìn)行溫度補(bǔ)償，可以有效地減小測(cè)量誤差。熱電偶的冷端補(bǔ)償電路如圖4所示。

圖4 熱電偶的冷端補(bǔ)償電路

3 時(shí)序邏輯控制

3.1 采樣時(shí)序控制

采集設(shè)備的模數(shù)轉(zhuǎn)換和時(shí)序控制都是由主控邏輯進(jìn)行控制，主控邏輯主要進(jìn)行模數(shù)轉(zhuǎn)換和時(shí)序控制，控制數(shù)據(jù)的采集、轉(zhuǎn)換、編幀和與計(jì)算機(jī)的總線通信[8]。FPGA根據(jù)內(nèi)部時(shí)序邏輯，向外圍電路發(fā)送各種控制命令。當(dāng)測(cè)試臺(tái)下發(fā)采集命令后，控制模塊加載ROM表中的地址，判斷是否為勤務(wù)信號(hào)，模擬開關(guān)選通相應(yīng)信號(hào)通道，將信號(hào)送入ADC進(jìn)行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換完成后的數(shù)據(jù)進(jìn)入4K的RAM緩存，當(dāng)存滿2K數(shù)據(jù)后通過數(shù)據(jù)總線傳輸給地面測(cè)試臺(tái)進(jìn)行分析和處理[9]。圖5為主控邏輯設(shè)計(jì)框圖，圖6所示為信號(hào)采集流程。

圖5 主控邏輯設(shè)計(jì)框圖

圖6 信號(hào)采集流程框圖

3.2 數(shù)據(jù)緩存模塊優(yōu)化設(shè)計(jì)

由于上位機(jī)每隔25 ms發(fā)送一次副幀同步信號(hào)，控制FPGA開始采集一個(gè)通道數(shù)據(jù)，但由于采編器采集通道過多，并且采用8倍超采取均值的方法，進(jìn)行數(shù)據(jù)采集，因此使用一個(gè)RAM或FIFO進(jìn)行數(shù)據(jù)緩存，很容易造成數(shù)據(jù)丟失、移位或誤碼的現(xiàn)象，影響每個(gè)通道數(shù)據(jù)的讀取和分析[10]。因此采用基于“乒-乓”的設(shè)計(jì)思想，采用雙口RAM核進(jìn)行交替緩存數(shù)據(jù)設(shè)計(jì)，雙口RAM緩存控制模塊如圖7所示。

圖7 雙口RAM緩存控制模塊示意圖

進(jìn)行數(shù)據(jù)采集時(shí)，將switch端口賦值為0，代表先寫滿RAM_A緩存，當(dāng)RAM_A存滿一幀數(shù)據(jù)后，將switch端口賦值為1，代表寫滿RAM_B緩存，同時(shí) RAM_A開始向外讀數(shù)，當(dāng)RAM_A進(jìn)行寫緩存時(shí)，RAM_B開始向外讀數(shù)，使RAM_A和RAM_B交替進(jìn)行數(shù)據(jù)緩存保證數(shù)據(jù)完整不丟失。

4 系統(tǒng)驗(yàn)證

信噪比是采集設(shè)備抗干擾能力的關(guān)鍵指標(biāo)之一，信噪比越高，采集設(shè)備表征模擬溫度信號(hào)的能力越強(qiáng)精度越高。圖8所示為-30～500 ℃和-30～1 200 ℃兩通道的測(cè)試波形。

圖8 選定通道的滿量程輸入測(cè)試波形

表1所示為選定通道的信噪比，結(jié)果證明設(shè)備信噪比較高，抗干擾能力強(qiáng)。

表1 選定通道信噪比

5 結(jié)論

對(duì)采編器的硬件電路和邏輯時(shí)序進(jìn)行了優(yōu)化處理，對(duì)ADC驅(qū)動(dòng)電路進(jìn)行了抗干擾處理，設(shè)計(jì)的雙口RAM緩存保障了數(shù)據(jù)傳輸?shù)姆€(wěn)定性，并且提高了數(shù)據(jù)采集的精度，該采集設(shè)備采集相比傳統(tǒng)設(shè)備，精度提高0.5%，在全量程測(cè)溫時(shí)，溫度誤差在±2 ℃以內(nèi)，完全滿足設(shè)計(jì)要求。該采編設(shè)備設(shè)計(jì)合理，性能穩(wěn)定，抗干擾能力強(qiáng)，采樣精度高，對(duì)其他采編設(shè)備具有參考價(jià)值。