電流阻擋層對大功率LED光電熱特性的影響

楊 新， 郭偉玲， 王嘉露， 鄧 杰， 邰建鵬， 孫 捷

北京工業(yè)大學(xué)光電子技術(shù)省部共建教育部重點(diǎn)實(shí)驗(yàn)室， 北京 100124

引 言

發(fā)光二極管(LED)由于其高效節(jié)能， 體積小， 壽命長等優(yōu)點(diǎn)， 被廣泛應(yīng)用于室內(nèi)照明， 屏幕顯示等領(lǐng)域。 芯片的內(nèi)量子效率和光提取效率決定了LED芯片的外量子效率， 隨著寬禁帶半導(dǎo)體材料GaN的迅速發(fā)展， LED的內(nèi)量子效率達(dá)到80%， 甚至更高， 但其光提取效率卻沒有隨著內(nèi)量子效率的提高而顯著的改善， 外量子效率仍然偏低。 因此， 如何提高LED芯片的光提取效率成為現(xiàn)階段LED芯片發(fā)展的主要問題。

目前， 通過改變芯片形狀， 表面粗化[1]等方法可以達(dá)到提高芯片出光效率的目的。 此外， 在LED芯片的電極和p-GaN之間蒸鍍一層氧化銦錫(indium-tin-oxide, ITO)也是改善電流擴(kuò)展的主要方式[2]， 但由于ITO方塊電阻比n-GaN更大， 使得P電極附近的電流仍然很大。 為進(jìn)一步提高LED的光提取效率， 劉夢玲等采用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)技術(shù)， 在金屬電極正下方的透明導(dǎo)電層和p-GaN之間沉積一層絕緣層介質(zhì)(如SiO2, Si3N4等)作為電流阻擋層(current blocking layer, CBL)， 以改善LED芯片內(nèi)電流密度分布， 并減輕電流在P電極附近的擁擠現(xiàn)象， 從而提高光提取效率及芯片的整體性能[3]。 2014年， 馬莉[4]等在常規(guī)的AlGaInP系LED基礎(chǔ)上引入了電流阻擋層、 DBR反射鏡和復(fù)合電流輸運(yùn)增透窗口層， 其中阻擋層為SiO2薄膜。 在20 mA電流下， 新型LED的光功率約為常規(guī)LED的1.8倍。 陳才佳[5]等制備了5組不同的電極結(jié)構(gòu)， 其中對比了有無CBL結(jié)構(gòu)LED的光功率， SiO2CBL使光功率提升了4.9%， 電壓增加了約0.05 V。 目前， 使用PECVD形成的SiO2層作為CBL是應(yīng)用最為廣泛的， 但仍有學(xué)者在研究工藝更為簡單， 性能提升更高的CBL技術(shù)， Chiou[6]等采用氬等離子體處理技術(shù)， 選擇性破壞了P電極下的P-GaN表面作為CBL。 Chiou認(rèn)為氬等離子體處理比PECVD技術(shù)制備SiO2CBL更為容易。 然而盡管氬等離子體處理的LED提高了器件的光提取率， 但其抗ESD能力卻是最差的。

本文采用PECVD在P電極正下方的ITO透明導(dǎo)電層和p-GaN之間沉積一層SiO2， 并通過濕法腐蝕制備了具有與金屬電極相同形狀的電流阻擋層， 并與無CBL結(jié)構(gòu)的LED器件分別進(jìn)行封裝前的裸芯性能對比， 及封裝后的熱特性及變電流光電特性對比， 討論分析了CBL結(jié)構(gòu)對大功率LED光電熱特性的影響。

1 實(shí)驗(yàn)部分

實(shí)驗(yàn)使用通過金屬有機(jī)化合物化學(xué)氣相沉淀(MOCVD)技術(shù)在藍(lán)寶石襯底上生長的InGaN/GaN多量子阱外延片。 首先外延片用丙酮和無水乙醇各煮沸兩次進(jìn)行清洗， 并用大量去離子水清洗， 氮?dú)獯蹈桑?以排除外延片上的油污等對后續(xù)工序的影響。 然后使用PECVD在外延片上生長SiO2作掩膜， 光刻mesa圖形， 濕法腐蝕SiO2， 去膠在外延片上得到mesa圖形， 再通過感應(yīng)耦合等離子刻蝕(ICP)方法刻蝕N臺面， 深度約為1.2 μm。

圖1 (a)LED結(jié)構(gòu)示意圖; (b)實(shí)際LED器件圖

其次在外延片上生長100 nm的SiO2， 光刻并使用BOE濕法腐蝕出CBL圖形， 為達(dá)到最好的輸出光功率和光電轉(zhuǎn)換效率提升， 制備的電流阻擋層與電極形狀相同[7]， 其寬度為15 μm。 腐蝕出CBL圖形后， 在其上使用反轉(zhuǎn)膠光刻出ITO圖形， 采用濺射臺濺射120nm ITO作為透明導(dǎo)電層， 超聲剝離得到ITO的圖形。 芯片在氮?dú)猸h(huán)境下350 ℃快速退火30 s， 使ITO與P-GaN之間形成良好的歐姆接觸。 在P臺面和N臺面上使用反轉(zhuǎn)膠光刻電極圖形， 濺射金屬Cr/Al/Cr/Pt/Au后采用超聲剝離形成金屬電極， 極條寬度為5 μm。 最后將芯片進(jìn)行減薄、 劃片、 裂片， 并壓焊測試。 另一組除了無CBL結(jié)構(gòu)外， 芯片制備工藝過程和結(jié)構(gòu)均相同。 器件示意圖及實(shí)際器件如圖1所示， 芯片尺寸規(guī)格為32 mil×32 mil(800 μm×800 μm)。

2 結(jié)果與討論

2.1 封裝前裸芯性能測試分析

將晶圓進(jìn)行研磨、 劃片切成晶粒后， 得到有CBL結(jié)構(gòu)的晶粒顆數(shù)3 030顆， 無CBL的為3054顆。 將晶粒翻轉(zhuǎn)至藍(lán)膜上， 進(jìn)行整體的光電參數(shù)測試， 主要測試了芯片的正向偏壓(VF)， 亮度(LOP)及主波長(WD)。 在測試電流350 mA下得到芯片分布如圖2所示。

由圖2可知， 無論有無CBL結(jié)構(gòu)的LED芯片， 正向偏壓均主要集中在3～3.1 V內(nèi)， 其中無CBL結(jié)構(gòu)的芯片占其總數(shù)的93.58%， 有CBL結(jié)構(gòu)的芯片有91.95%。 無CBL結(jié)構(gòu)的LED芯片有31.11%光功率在340～350 mW， 53.77%在350～360 mW之間； 而有CBL的芯片光功率主要集中在360～370 mW。 據(jù)器件的結(jié)構(gòu)， SiO2電流阻擋層位于P電極正下方， 透明導(dǎo)電層與P-GaN之間， 阻擋了電流朝P電極正下方的擴(kuò)散， 減少流向P電極金屬下有源區(qū)的電流密度， 故減小了由P電極對光吸收和遮擋造成的光損失。 并通過CBL將電流引導(dǎo)至遠(yuǎn)離P電極的區(qū)域， 減小電極周圍的電流擁擠[8]。 可見CBL結(jié)構(gòu)在LED芯片的光提取效率方面有明顯的改善作用。 而兩種芯片的主波長均主要集中在460～462.5 nm之間， 說明插入CBL結(jié)構(gòu)對LED芯片的出光品質(zhì)基本沒有影響。

2.2 封裝后熱特性及變電流光電特性測試分析

裸芯性能測試后將芯片封裝在SMD3535的支架上制備白光LED， 最后將其焊接在5630鋁基板上。 兩種樣品各隨機(jī)選取4支， 利用浙大三色LED-201測試儀進(jìn)行熱特性及變電流光電特性測試。

首先在環(huán)境溫度25 ℃， 350 mA工作電流下， 測得樣品的光電參數(shù)及熱阻。 4支封裝后無CBL結(jié)構(gòu)LED器件的平均工作電壓為3.123 V， 有CBL結(jié)構(gòu)LED為3.16 V。 二者較裸芯工作電壓均略有增加， 這是因?yàn)閷⑿酒庋b后， LED器件內(nèi)部存在PN結(jié)-金屬熱沉-PCB板這一路徑的串聯(lián)電阻[9]， 器件內(nèi)部電阻大于裸芯內(nèi)阻， 因此電壓增加。 同時由于插入CBL結(jié)構(gòu)使ITO與p-GaN之間的歐姆接觸面積減小， 增大了電流傳輸路徑中的串聯(lián)電阻， 有CBL結(jié)構(gòu)的LED器件比無CBL結(jié)構(gòu)高約0.04 V。 比較有無CBL結(jié)構(gòu)器件的光功率可知， 有CBL結(jié)構(gòu)的LED提升了9.96%。

圖2 (a)芯片電壓分布統(tǒng)計(jì)圖； (b)芯片輸出光功率分布統(tǒng)計(jì)圖； (c)芯片主波長分布統(tǒng)計(jì)圖

Fig.2 (a) Chip voltage distribution chart； (b) Chip light output power distribution chart； (c) Chip main wavelength distribution chart

圖3為有無CBL結(jié)構(gòu)LED的歸一化熱阻。 圖中可看出有CBL結(jié)構(gòu)的LED熱阻較無CBL器件低22%， 由上述器件結(jié)構(gòu)可知， CBL結(jié)構(gòu)能緩解大電流下P電極附近的電流擁擠效應(yīng)， 使電流分布更均勻， 減少器件發(fā)熱[10]。 因此CBL結(jié)構(gòu)使器件產(chǎn)熱大大減少， 結(jié)溫降低， 熱阻明顯小于無CBL結(jié)構(gòu)的LED器件。

對兩種樣品進(jìn)行變電流光電參數(shù)測試， 工作電流范圍為10～600 mA, 在環(huán)境溫度25℃下測得發(fā)光光譜， 光功率， 電壓參數(shù)變化趨勢如圖4所示。

圖3 有無CBL LED歸一化熱阻

圖4 (a)無CBL LED光譜隨工作電流的變化； (b)有CBL LED光譜隨工作電流的變化； (c)光功率隨工作電流的變化； (d)正向電壓隨工作電流的變化

Fig.4 (a) Spectra of LED without CBL in different current； (b) Spectra of LED with CBL in different current； (c) Light output power with different current； (d) Dorward voltage with different current

隨著工作電流的變化， 兩種器件的光學(xué)性能均發(fā)生改變。 圖4(a)和(b)顯示有無CBL結(jié)構(gòu)LED在不同驅(qū)動電流下的光譜曲線， 從圖可以看出光譜曲線隨著電流的增加發(fā)光波長出現(xiàn)藍(lán)移。 這是因?yàn)楫?dāng)注入大電流時， 高密度電子和空穴移向阱的不同方向， 并產(chǎn)生與極化電場方向相反的電場， 部分削弱量子阱中極化電場的強(qiáng)度， 使發(fā)光波長發(fā)生藍(lán)移[11]。 而隨著驅(qū)動電流的增加， 有CBL結(jié)構(gòu)的LED主波長由563 nm偏移至557 nm， 無CBL結(jié)構(gòu)LED主波長由561 nm偏移至545 nm， 偏移量較有CBL結(jié)構(gòu)LED多10 nm， 可見有CBL結(jié)構(gòu)的LED光譜漂移更小， 驅(qū)動電流變化對其顯色性能影響程度也更小。

由圖4(c)可知， 由于輻射復(fù)合幾率隨著電流增大而增大， 因此兩種器件的光功率均隨著工作電流而增加， 當(dāng)電流增大到一定程度后， 輻射復(fù)合趨于飽和， 故輻射通量的增加趨勢漸緩， 最終趨于飽和甚至略有下降[12]。 觀察兩種樣品的光功率變化差異， 發(fā)現(xiàn)在小電流條件下兩種器件的光功率基本相同， 隨著電流增大， CBL結(jié)構(gòu)對器件光提取效率的改善愈發(fā)明顯。 在工作電流為350 mA下， 有CBL結(jié)構(gòu)的LED光功率提高了9.96%， 而在600 mA下， 提高了23.7%。 可見600 mA下CBL結(jié)構(gòu)對光功率的提升更可觀。

圖4(d)為正向電壓隨工作電流的變化趨勢。 由圖可知兩種器件的正向電壓均隨工作電流的增大而增大， 且在小電流條件下， 兩種器件的正向電壓相差不大， 而隨著電流的增加二者之間的電壓差呈增大的趨勢。 由上述熱阻分析可知， CBL結(jié)構(gòu)使器件電流分布更均勻， 減少了器件發(fā)熱， 而正向電壓隨溫度的升高而下降[13]。 因此相同的大電流下， 無CBL結(jié)構(gòu)的LED結(jié)溫更高， 正向電壓更低， 且隨電流的增大二者之間的電壓差增大。

3 結(jié) 論

實(shí)驗(yàn)通過在P電極正下方的ITO透明導(dǎo)電層和p-GaN之間沉積一層SiO2薄膜作為電流阻擋層(CBL)， 制備了有無CBL結(jié)構(gòu)的兩種大功率LED器件， 并對器件分別進(jìn)行了封裝前的裸芯性能對比， 及封裝后的熱特性及變電流光電特性對比。 實(shí)驗(yàn)表明小電流條件下兩種器件的光功率基本相同， 隨著電流增大， CBL結(jié)構(gòu)對器件光提取效率改善效果愈加明顯； 兩種器件的光譜曲線均隨電流增大發(fā)生藍(lán)移， 且有CBL結(jié)構(gòu)的LED光譜漂移更小， 故其顯色性能受電流影響更小。 在350 mA電流下， 無CBL結(jié)構(gòu)的LED結(jié)溫更高， 正向電壓更低， 且隨電流的增大二者之間的電壓差增大； 而有CBL結(jié)構(gòu)LED熱阻明顯小于無CBL器件， 說明其產(chǎn)熱更少。 可以看出CBL結(jié)構(gòu)改善了LED芯片有源區(qū)電流密度分布， 并降低了流向P電極正下方有源區(qū)的電流密度， 從而減少P電極對光的吸收， 減輕了電流在P電極附近的擁擠現(xiàn)象， 減少器件的產(chǎn)熱量， 最終使器件的光提取效率得到了較大的改善， 并使其光譜漂移更小， 顯色性能更為穩(wěn)定。

致謝： 感謝湘能華磊光電股份有限公司對本次實(shí)驗(yàn)的技術(shù)支持， 及周智斌先生對此次實(shí)驗(yàn)的悉心指導(dǎo)。