1553B總線硬件架構(gòu)分析與國產(chǎn)化研究

周鑫志 李寧

（四川九洲空管科技有限責(zé)任公司 四川省綿陽市 621000）

上世紀(jì)70年代，美軍為解決軍用飛機(jī)載機(jī)各設(shè)備接口各異，互聯(lián)難度大等帶來的高額開發(fā)和維護(hù)成本等問題，提出了機(jī)載電子設(shè)備各系統(tǒng)信息交互的總線標(biāo)準(zhǔn)MIL-STD-1553B。1553B 總線作為應(yīng)用于飛行器內(nèi)部的多路復(fù)用的時(shí)分制指令/響應(yīng)式數(shù)據(jù)總線，采用雙冗余熱備份通道架構(gòu)，信息傳輸采用奇校驗(yàn)方法檢查的錯(cuò)誤，因此1553B 總線具有較高的可靠性且使用簡單、靈活，已廣泛應(yīng)用于軍民航的航空電子數(shù)據(jù)系統(tǒng)等領(lǐng)域。

1 1553B總線協(xié)議簡介

1553B 總線是一種集中管理的串行總線。在其總線系統(tǒng)上，可以看到多個(gè)子系統(tǒng)經(jīng)總線傳輸媒介相互交聯(lián)，完成功能和信息共享的同時(shí)，又保持各自的獨(dú)立性。1553B 總線架構(gòu)如下：

（1）一個(gè)總線控制器(BC)，執(zhí)行發(fā)起總線數(shù)據(jù)的傳輸任務(wù)，主要保證完成總線調(diào)度和管理；

（2）遠(yuǎn)程終端（RT），總線最多可連接32 個(gè)獨(dú)立子系統(tǒng)，完成各自的通信與數(shù)據(jù)交互；

（3）總線監(jiān)視器（MT），主要用于監(jiān)視總線的運(yùn)行狀態(tài)，記錄通信過程。

1553B 總線的數(shù)據(jù)傳輸方式為半雙工通信，通信速率為1 Mbps，每個(gè)字字長20 位，數(shù)據(jù)有效位為16 位，最長消息長度為32 個(gè)字?？偩€傳輸?shù)臄?shù)據(jù)編碼格式為曼徹斯特II 型雙相碼，采用差分傳輸?shù)姆绞?，傳輸采用的介質(zhì)為屏蔽雙絞線。

如圖1所示，1553B 總線網(wǎng)絡(luò)拓采用雙冗余的撲結(jié)構(gòu)：總線A、總線B 雙總線之間互為冗余熱備份。當(dāng)總線A 工作異常時(shí)，總線B 將接替總線A 工作，大大增強(qiáng)了總線通信系統(tǒng)的可靠性。

2 1553B總線硬件架構(gòu)

為實(shí)現(xiàn)1553B 總線數(shù)據(jù)傳輸，總線接口電路的協(xié)議芯片是核心，它可完成1553B 數(shù)據(jù)轉(zhuǎn)換、曼徹斯特Ⅱ型碼的編譯碼功能、同步頭的產(chǎn)生與檢測(cè)、各種消息格式和方式代碼的總線傳輸?shù)?。其中，比較典型的代表有BU-61864,HI-2130 等。

DDC 公司作為1553B 標(biāo)準(zhǔn)的主要制定者和研制者，他們開發(fā)的1553B 協(xié)議芯片以ACE 系列最為著名[1]。其中，比較經(jīng)典就是其推出的MiniACE 芯BU-61864 協(xié)議芯片，該芯片內(nèi)部具有64K字節(jié)的雙口RAM，采用20Mhz 的時(shí)鐘頻率?；贐U-61864 的總線通信接口電路的硬件架構(gòu)框圖如圖2所示。

該方案硬件主要包括：處理器（CPU）、1553B協(xié)議處理器，時(shí)鐘、收發(fā)器與隔離變壓器等。各功能電路如下：

（1）主機(jī)接口：主機(jī)接口包括CPLD 和對(duì)外接口部分。主要完成主機(jī)接口的總線從邏輯，協(xié)議芯片存儲(chǔ)空間的訪問，以及協(xié)議芯片的硬件配置等。

（2）協(xié)議處理電路：對(duì)外發(fā)送數(shù)據(jù)時(shí)，CPU 解析上位機(jī)的命令信息并將其存入?yún)f(xié)議芯片的存儲(chǔ)器，協(xié)議芯片完成總線收發(fā)數(shù)據(jù)的1553B 格式編碼，送入收發(fā)器送出；接收命令時(shí)，協(xié)議芯片將曼徹斯特碼解析后存入內(nèi)部存儲(chǔ)器，CPU 處理后由CPLD 轉(zhuǎn)發(fā)至上位機(jī)。

圖1：1553B 總線網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)

圖2：基于BU-61864 的1553B 硬件架構(gòu)

圖3：基于SM61864G3 的1553B 硬件架構(gòu)

圖4：基于HKS1553B 的1553B 硬件架構(gòu)

HI-2130 是美國HOLT 公司的一款經(jīng)典1553B 協(xié)議芯片。HOLT 是一家主要為航空工業(yè)提供器件的供應(yīng)商，具備超過20年的經(jīng)驗(yàn)為世界范圍內(nèi)的商業(yè)和軍用客戶提供顯示驅(qū)動(dòng)芯片及數(shù)據(jù)總線芯片?；贖I-2130 的1553B 總線數(shù)據(jù)接口硬件架構(gòu)與61864 基本一致，但其內(nèi)部集成了收發(fā)器和變壓器，且尺寸更?。?5*15mm），因此芯片該可以有效節(jié)省設(shè)備空間。

3 1553B總線國產(chǎn)化研究

3.1 國產(chǎn)化發(fā)展現(xiàn)狀

近年來，1553B 系列芯片的價(jià)格逐年上升。且華為、中興的芯片斷供案，愈發(fā)表明，國產(chǎn)核心芯片的自主可控的重要性。為適應(yīng)我國自主開發(fā)的大環(huán)境，我國于1997年11月發(fā)布了GJB289A-97[2]，該標(biāo)準(zhǔn)充分解讀國際標(biāo)準(zhǔn)的基礎(chǔ)上，增加了適應(yīng)我國相應(yīng)標(biāo)準(zhǔn)的內(nèi)容。

目前，我國在1553B 國產(chǎn)化發(fā)展和思路主要分為兩類：一是利用FPGA 內(nèi)置的1553 IP 核開發(fā)相關(guān)功能板卡以替代國外協(xié)議芯片，這種方法在空間、成本等各方面有一定的優(yōu)勢(shì)，但可靠性有待進(jìn)一步提高，主要由FPGA 自身的質(zhì)量等級(jí)、電磁兼容性能等各因素決定；第二，是開發(fā)可功能替代甚至原位替代國外相似型號(hào)的國產(chǎn)協(xié)議芯片，近年來，已經(jīng)有相應(yīng)的國產(chǎn)化1553B 協(xié)議芯片用于我國航空、航天、航海及其它使用GJB289A 總線傳輸數(shù)據(jù)的通信網(wǎng)絡(luò)領(lǐng)域。國產(chǎn)化芯片在各平臺(tái)得到充分的使用和驗(yàn)證，在一定程度上改變了1553B 芯片及相關(guān)產(chǎn)品高度依賴國外廠家產(chǎn)品的局面，打破了國外對(duì)這一技術(shù)的壟斷，并得到了用戶的認(rèn)可。下面，重點(diǎn)針對(duì)國產(chǎn)協(xié)議芯片SM61864G3 和HKS1553，簡單介紹其功能應(yīng)用和硬件架構(gòu)設(shè)計(jì)。

3.2 國產(chǎn)協(xié)議芯片

SM61864G3 是國產(chǎn)的符合1553B 總線標(biāo)準(zhǔn)的接口控制器，可以實(shí)現(xiàn)BC、RT 和MT 功能。它兼容Mini-ACE (Plus)和ACE 產(chǎn)品，而且增加了很多信息處理功能，為數(shù)據(jù)傳輸提供了更加靈活，更加豐富的處理能力，已經(jīng)在產(chǎn)品中得到驗(yàn)證。

SM61864G3 內(nèi)部各功能模塊如下：總線控制協(xié)議模塊；半雙工的編解碼器；標(biāo)準(zhǔn)4K*16bit RAM；可擴(kuò)展的64K*17bit RAM；存儲(chǔ)器管理電路和中斷邏輯電路；靈活的與主處理器和存儲(chǔ)器相連的接口邏輯；雙1553B 收發(fā)器?？梢詫?shí)現(xiàn)BC、RT 和MT 功能。

基于SM61864G3 的1553B 硬件架構(gòu)設(shè)計(jì)如圖3所示。FPGA主要完成接口電路的邏輯控制功能，主要包括：

（1）與CPU 的接口控制邏輯；

（2）與SM61864G3 的接口控制邏輯；

（3）與上位機(jī)的總線通信接口控制邏輯；

（4）內(nèi)部實(shí)時(shí)時(shí)鐘控制邏輯。

CPU 主要完成配置和通信等功能。包括：

（1）初始化協(xié)議芯片,根據(jù)上位機(jī)的命令，完成BC、RT、RT/MT 的工作方式選擇配置，內(nèi)部區(qū)域配置，寄存器配置等；

（2）協(xié)議芯片自測(cè)試,將自檢結(jié)果周期上報(bào)，并根據(jù)自檢結(jié)果自動(dòng)送出中斷請(qǐng)求；

（3）協(xié)議芯片的啟動(dòng)，CPU 解析上位機(jī)送來的通信需求，寫入/讀取存儲(chǔ)器相應(yīng)數(shù)據(jù)。配置協(xié)議芯片的開始寄存器，啟動(dòng)協(xié)議控制模塊控制芯片內(nèi)部的讀寫模塊、編解碼模塊和收發(fā)器的工作，完成1553B 的總線通信功能。

3.3 國產(chǎn)化片上系統(tǒng)

目前，飛行器內(nèi)部的設(shè)備集成度日益增高，各種外圍接口如422,429，AFDX 等標(biāo)準(zhǔn)接口的種類也越來越多。1553B 總線多年的發(fā)展中也成為航電系統(tǒng)的標(biāo)配接口，因此，隨著載機(jī)設(shè)備的功能性能要求的提升，對(duì)1553B 總線的功耗、體積、重量和國產(chǎn)化的要求也越來越高[4]。

為滿足日益增長的需求，一種多功能高速1553B 總線接口SoC 片上系統(tǒng)協(xié)議芯片應(yīng)運(yùn)而生，型號(hào)HKS1553。它內(nèi)部集成了CPU、GJB289A 協(xié)議處理器、DPRAM、中斷控制器、定時(shí)器、UART 等功能模塊，同時(shí)兼容了計(jì)時(shí)器、看門狗和實(shí)時(shí)時(shí)鐘等功能模塊，可實(shí)現(xiàn)GJB289A 總線系統(tǒng)中BC/RT 功能。因此，使用該芯片可降低了軟硬件設(shè)計(jì)的復(fù)雜性，減少CPU 等功能電路所占PCB的面積，有效節(jié)省了裝備的使用空間。

基于HKS1553 的硬件架構(gòu)如圖4所示。各功能電路主要完成以下任務(wù)：

（1）FPGA：完成接口電路的邏輯傳輸管控功能，主要包括與上位機(jī)的總線通信接口控制邏輯；與HKS1553B 的控制邏輯；

（2）HKS1553B：協(xié)議芯片通過總線收發(fā)器連接到GJB289A總線，芯片內(nèi)部集成的處理器負(fù)責(zé)完成片上設(shè)備的管理，HKS1553B 芯片的主機(jī)接口與FPGA 連接，F(xiàn)PGA 通過訪問HKS1553B 芯片內(nèi)部的雙端口存儲(chǔ)器，實(shí)現(xiàn)對(duì)GJB289A 總線數(shù)據(jù)的處理；

（3）內(nèi)部1553B 協(xié)議收發(fā)器：發(fā)送器部分將上位機(jī)送來的互補(bǔ)格式的曼徹斯特編碼信號(hào)轉(zhuǎn)換為適于驅(qū)動(dòng)隔離變壓器的雙相位曼徹斯特編碼的1553 B 信號(hào)，每個(gè)發(fā)送器有一個(gè)單獨(dú)的禁止端口；接收器則將總線上的雙相位曼徹斯特編碼數(shù)據(jù)接收并轉(zhuǎn)換為互補(bǔ)格式的曼徹斯特編碼信號(hào)傳輸至上位機(jī)作進(jìn)一步處理分析；

（4）時(shí)鐘電路：系統(tǒng)時(shí)鐘SYSCLK 采用33MHz 時(shí)鐘輸入，GJB289A 協(xié)議處理器時(shí)鐘1553BCLK 采用12MHz 的時(shí)鐘輸入，串口時(shí)鐘UARTCLK 采用3.6864MHz 時(shí)鐘輸入，時(shí)鐘輸出信號(hào)LCLK 是將APB 總線時(shí)鐘引到片外，為外部總線接口提供參考時(shí)鐘。

4 發(fā)展趨勢(shì)

目前，1553B 至今已發(fā)展30 余年，得到廣泛的應(yīng)用。但隨著機(jī)載設(shè)備的信息交互數(shù)據(jù)量吞吐率不斷提高，各子系統(tǒng)的復(fù)雜度不斷提高，1553B 總線已經(jīng)不能滿足特定的要求，例如：帶寬不足，1553B 總線的傳輸速率只有1Mbps；時(shí)間調(diào)度顆粒較大，總線周期在5ms 以上，一般為10ms 或者25ms；節(jié)點(diǎn)數(shù)量太少，最多只能掛31 個(gè)節(jié)點(diǎn)[4]。

因此，在1553B 的發(fā)展中，接口子系統(tǒng)電路的重量上要求盡可能輕、體積上盡可能小、消息處理速度盡可能快、存儲(chǔ)器容量盡可能大、軟硬件編程盡可能方便等方向發(fā)展[5]。

未來1553B 充分發(fā)揮其穩(wěn)定可靠的優(yōu)勢(shì)的同時(shí)，將朝著高速化（2/4/10Mbps）甚至光纖傳輸方向發(fā)展。此外，芯片及應(yīng)用的小型化、低功耗，電磁兼容，抗惡劣環(huán)境、抗輻射的能力也是未來重點(diǎn)研究方向。